наступні роки архітектура Intel P6, в основу якої ліг вищезгаданий Pentium Pro, продовжувала екстенсивно розвиватися, а пізніше її змінила архітектура NetBurst. p> У квітні 1997 р. AMD випустила Кб, заснований на RISC-ядрі Nx686 (NexGen була поглинена AMD на початку 1996 р.), і розвивала цей модельний ряд до 2000 р., незважаючи на відставання в продуктивності від архітектури Intel P6. У квітні 1999 AMD представила новий ЦП К7, що отримав офіційну назву Athlon, і успішно продовжує розвивати його архітектуру і донині - ядро ​​К8 (Athlon 64, Athlon 64 FX, Opteron) являє собою еволюційний розвиток ядра К7. Підводячи підсумки вищесказаного, можна зробити висновок, що ЦП архітектури х86 перестали бути CISC, але і RISC в повному розумінні не стали (подібний перехід не забезпечить збереження зворотної сумісності з існуючим програмним забезпеченням), тому їх можна класифікувати як псевдо-RISC.
Концепція VLIW
Цікава різновид підходу RISC - концепція VLIW (Very Long Instruction Word), відома також як EPIC (Explicitly Parallel Instruction Computing, обчислення з явною паралельністю). Її суть - ефективний розподіл навантаження методом В«Примітивний ЦП - розумний компіляторВ»: ЦП своєму розпорядженні великою кількістю конвеєрів функціональних пристроїв, що працюють паралельно, а всю роботу з формуванню ефективного потоку команд виконує компілятор. Відповідно, алгоритми та блоки позачергового виконання (out-of-order execution) НЕ використовуються зовсім. Декодер ЦП проводить вибірку з потоку В«зв'язокВ» команд, а планувальник направляє їх у черзі на потрібні функціональні пристрої.
Найбільш відомі представники цього підходу - процесори Crusoe і Transmeta Efficeon, а також Intel Itanium і Itanium 2.
Кеш-пам'ять в ЦП
Статична і динамічна пам'ять
У кожному сучасному ЦП передбачено деяку кількість статичної пам'яті, працює на частоті ядра. Саме статичної, оскільки використання динамічної пам'яті в цих цілях представляється вкрай нераціональним.
Одна осередок статичної пам'яті складається з шести транзисторів і двох резисторів (для техпроцесів з проектними нормами до 0,5 мкм могли бути використані тільки чотири транзистора на одну клітинку, з додатковим шаром полікремнію і з більш жорсткими обмеженнями за максимальною тактовою частотою), в той час як аналогічна структура динамічної пам'яті складається з одного транзистора і одного конденсатора. Швидкодія статичної пам'яті набагато вище (ємність, використовувана в динамічній пам'яті, має певну швидкість зарядки до необхідного рівня, визначальну В«частотний стеляВ»), але за більшого кількості складових елементів вона істотно дорожче у виробництві та відрізняється більш високим енергоспоживанням. Бітове значення комірки статичної пам'яті характеризується станом затворів транзисторів, а динамічної - рівнем заряду конденсатора. Так як конденсатори мають властивість з плином часу розряджатися, то для пі...
