екових операцій);
наявністю ефективних засобів обробки масивів даних: пересилання, порівняння та введення/виведення блоків;
розвиненою системою переривань: можлива реалізація векторних багаторівневих пріоритетних переривань без підключення БІС контролера переривань. Є 3 програмно вибираних режиму маскіруемого переривання, а також немаскіруемое переривання;
можливістю реалізації в МП режиму прямого доступу до пам'яті (ПДП) шляхом підключення спеціальної ВІС (контролера ПДП);
спрощеними схемами інтерфейсу - відпадає необхідність у додаткових БІС, таких як, наприклад, генератор тактових імпульсів і системний контролер для МП I8080;
наявністю вбудованої схеми регенерації динамічного ОЗУ.
Програмне забезпечення МП сумісно з програмною частиною МП Intel 8080. Набір команд Z80, по суті, є розширеним набором команд I8080, тому МП Z80 може виконувати програми, написані для I8080. p> Опис висновків.
Мікросхема Z80 випускається в стандартному 40-вивідному корпусі з дворядним розташуванням висновків типу DIP (див. рис.2).
В
А0-А15 Address Bus - Адресна шина
мікропроцесор блок мікроконтролер управління
Трьох стабільний вихід. Активний рівень - високий. А0-А15 утворюють 16-розрядну адресну шину, яка видає адреси для обміну даними з пам'яттю і з пристроями введення виводу. А0 є наймолодшим адресним бітом. Під час регенерації ОЗУ, 7 молодших бітів містять дійсну адресу регенераціі.-D7 Data Bus - Шина даних
Трьох стабільний вхід-вихід. Активний рівень - високий. D0-D7 утворюють 8-розрядну двунаправленную шину даних, по якій здійснюється обмін даними між ЦП і пам'яттю, або між ЦП і пристроями введення-виведення. p> M1 Machine Cycle 1 - Машинний цикл 1
Трьох стабільний вихід. Активний рівень - низький. М1 вказує, що в поточному машинному циклі відбувається читання коду операції з пам'яті. При зчитуванні коду операції виду CB, ED, DD, FD виробляється ще один цикл М1 для зчитування другого байта коду операції з пам'яті, тобто сигнал М1 активізується двічі
М1 також активізується разом з сигналом IORQ в циклі підтвердження переривання. Memory Request - Запит пам'яті
Трьох стабільний вихід. Активний рівень - низький. Сигнал запиту пам'яті вказує системі, що на адресній шині встановлений адресу для операції читання пам'яті запису в пам'ять. Input/Output Request - Запит введення виведення
Трьох стабільний вихід. Активний рівень - низький. Сигнал IORQ вказує, що шина адреси містить адресу зовнішнього пристрою для операції введення або виведення. Крім того, сигнал IORQ генерується також спільно з сигналом М1 у циклі підтвердження переривання. Тим самим пристрою, запит переривання, вказується, що вектор переривання може бути поміщений на шину даних. Read - Читання
Трьох стабільний вихід. Активний рівень - низький. Сигнал RD вказує, що ЦП виконує цикл читання даних з пам'ят...
