окою роздільною здатністю при низьких напругах живлення і малої споживаної потужності. Цей розділ присвячений обговоренню проблеми створення додатків на базі таких компонентів і опису методів успішного проектування таких систем. p> Найбільш популярні АЦП для додатків цифрової обробки сигналів (ЦОС) базуються на п'яти основних архітектурах: АЦП послідовного наближення, сигма-дельта АЦП, АЦП паралельної обробки (flash), АЦП конвеєрної обробки (pipelined) і АЦП послідовного рахунку (Bit-Per -Stage). br/>
.1.1 АЦП послідовного наближення
АЦП послідовного наближення багато років були головним інструментом перетворення сигналу. Недавні удосконалення розробників розширили діапазон частот дискретизації цих АЦП до мегагерц. Використання методів внутрішніх комутованих конденсаторів разом з методами автокалібровки розширює роздільну здатність цих АЦП до 16 розрядів на стандартних CMOS-процесах без необхідності в дорогий тонкопленочной лазерної підстроюванні. p> Цей АЦП виконує перетворення в командному режимі. Після подачі команди CONVERT START пристрій вибірки-зберігання ПВЗ (SHA) встановлюється в режим зберігання, і всі розряди регістра послідовного наближення РПП (SAR) скидаються в "0", крім старшого значущого розряду (MSB), який встановлюється в "1" . Вихідний сигнал регістра послідовного наближення (РПП) подається на внутрішній ЦАП. Якщо вихідний сигнал ЦАП більше, ніж аналоговий вхідний сигнал, старший розряд РПП скидається, в іншому випадку він залишається встановленим. Потім наступний старший значущий розряд встановлюється в "1". Якщо сигнал на виході ЦАП більше, ніж аналоговий вхідний сигнал, старший розряд РПП скидається, в іншому випадку біт залишається встановленим. Описаний процес по черзі повторюється для кожного розряду. Коли всі розряди, відповідно з вхідним сигналом, будуть встановлені в "0" або в "1", вміст регістра послідовного наближення прийде у відповідність із значенням аналогового вхідного сигналу, і перетворення завершиться. Якщо розглянутий АЦП має вихід у вигляді послідовного порту, то послідовно надходять біти можна безпосередньо передавати на вихід. Основні елементи АЦП послідовного наближення представлені на Рісунокунок1. p> Закінчення перетворення индицируется сигналами end-of-convert (EOC), data-ready (DRDY) або BUSY (фактично, відсутність сигналу BUSY індикує закінчення перетворення).
В
Рисунок 1 - Основні елементи АЦП послідовного наближення
Полярності та найменування цього сигналу можуть відрізнятися для різних АЦП послідовного наближення, але основна концепція зберігається. На початку інтервалу перетворення логічний рівень сигналу високий (або низький) і залишається в цьому стані, поки перетворення не закінчено. Потім рівень сигналу ставати низьким (або високим). Фронт сигналу індикує наявність вихідних даних. розрядне перетворення здійснюється за N кроків. На перший погляд може здатися, що 16-розрядному преобразователю дл...
