акому швидкому темпі, в якому працював мікропроцесор. Тому довелося використовувати статус очікування, у разі коли процесор вимагав інформацію з пам'яті, тобто мікропроцесору доводилося зависати на один-два такти, що давало можливість пам'яті обробити запит.
Коли - то все було просто: частота центральних процесорів не перевищувала 10 МГц, що дозволяло для системи ОЗУ застосовувати мікросхеми з часом доступу 100 нс., А то й більше. Крім того, операційні системи та прикладні програми були невибагливі до пам'яті: всі вони відмінно працювали з об'ємом ОЗУ до 640 Кбайт. p> Природно, що тоді особливого уваги обсягом пам'ять ніхто не приділяв. Навіть при роботі з оперативною пам'яттю використовується звичайна системна шина PS - bus або ISA. Проблеми виникли після появи процесорів лінії 80386: тактова частота останніх становила від 16 до 33 (а пізніше 40) МГц. Не складно підрахувати, що при цьому довжина такту перебуває в діапазоні від 25 до 60 нс., що істотно менше, ніж у поширених на той момент мікросхем DRAM. Нові прикладні програми постійно вимагали все більшого обсягу ОЗУ, що підвищувало вимоги до швидкості обміну з пам'яттю. У сформованій ситуації пам'ять стала одним з найважливіших факторів, що впливають на підвищення швидкодії комп'ютерів. Шляхом введення окремої шини пам'яті вдалося лише трохи збільшити швидкодію, т.к. тактова частота ISA досі фіксована на 8 МГц. До того ж окрема шина була 32-розрядної як нові процесори. Після цього з'явилися складнощі з швидкодією самих мікросхем. Перехід на чисто статичне ОЗУ був не вигідний: ціна готового комп'ютера зросла б на порядок, а то і більше. p> Саме тоді в РС стали активно застосовувати кеш-пам'ять, спочатку однорівневу, а потім (після появи процесора j486) - дворівневу. Втім, це не могло значно поліпшити ситуацію: потрібно було збільшити швидкодія всього обсягу оперативної пам'яті і в той же час зберегти стару елементарну базу. Зміна ситуації докорінно було неможливо: незважаючи на всі спроби навіть зараз повний цикл доступу до випадкової осередки ОЗУ становить не менше 50 нс. Розробники поставили завдання: прискорити по крайней міру найбільш часто зустрічаються операції. Як показує практика, найчастіше доступ до комірок пам'яті відбувається не випадковим чином, а послідовно. br/>
Сторінковий режим, розшарування банків
В
Ще один різновид архітектури оперативної пам'яті комп'ютера - це її розбивка на окремі секції. У сучасних процесорах, наприклад, така операція спеціально оптимізована: для зчитування кількох поспіль йдуть слів пам'яті достатньо передати адресу першого, а не всіх необхідних слів. Відповідно зменшується кількість передач даних по шині, до того ж, чим більше слів пересилається за один раз (так званий пакетний режим), тим більше виграш. Зроблено це в першу чергу для прискорення обмінів В«пам'ять - кешВ». Для прискорення роботи пам'яті в пакетному режимі були розроблені різні В«хитріВ» способи зберігання інформації: сторінковий режим, розшарування банків, швидкий сторінковий режим (FPM) і т. д.
Велика швидкість доступу до обмеженим областям пам'яті є особливістю деяких специфічних мікросхем, які дозволяють деякому обсягу, але не всієї пам'яті, бути Вважається без циклу очікування. Цей підхід вимагає спеціальних RAM мікросхем, які ділять свої адреси по сторінках. Ця технологія отримала назва режиму сторінкового доступу. Ці спеціальні мікросхеми забезпечують дуже швидкий доступ в одному з двох напрямків їх організацій. Якщо потрібно читання або запис інформації, що зберігається на певній сторінці пам'яті, і попередня команда по роботі з пам'яттю використовувала інформацію з тієї ж сторінки, циклу очікування не потрібно. Однак при переході з однієї сторінки на іншу цикли очікування неминучі
Наступна цікава технологія, названа interleavid memory, дуже схожа на ОЗУ сторінкового режиму. Вона суттєво підвищує швидкість обігу до пам'яті, але не має обмежень по сторінковій розбивці. При використанні цієї технології вся оперативна пам'ять розбивається на два або більше число банків. Послідовність бітів зберігається в різних банках, тому мікропроцесор звертається то до одного, то до іншого банку при читанні цієї послідовності. Під час звернення до одного банку, інший реалізує цикл поновлення, і тому процесору не доводиться чекати. І тільки, якщо мікропроцесору доводиться читати несуміжні біти, статус очікування неминучий, але ймовірність його появи зменшується.
Найбільш типова реалізація цієї технології представляється розбивкою оперативної пам'яті на два банки, А отже, ймовірність виникнення очікування - 50% .. четирибанкову організація зменшує цю ймовірність до 25%.
Так як дана технологія не вимагає застосування спеціальних мікросхем пам'яті, вона є найбільш зручною для підвищення швидкості системи. Крім того вона може суміщатися з ОЗУ с...
