и цьому відбувається різке збільшення числа конфліктів доступу до шини. Схема подібної системи наведена на малюнку 4. br/>В
Малюнок 4. Системи з пам'яттю, що. br/>
У деяких архітектурах кожен процесор має як прямий доступ до загальної пам'яті, так і власну локальну пам'ять (малюнок 5).
В
Малюнок 5. Системи з неоднорідною пам'яттю. br/>
Комп'ютери з віртуальною загальною (що розділяється) пам'яттю (Virtual shared memory). У таких системах загальна пам'ять як така відсутня. Кожен процесор має власну локальну пам'ять. Він може звертатися до локальної пам'яті інших процесорів, використовуючи "глобальну адресу". Якщо "глобальна адреса" вказує не на локальну пам'ять, то доступ до пам'яті реалізується по мережі, що з'єднує процесори. p> Системи з віртуальною пам'яттю, що розділяється мають ту ж схему, що і системи з розподіленою пам'яттю. Їх відмінність полягає в тому, що в системах з віртуальною пам'яттю, що розділяється процесори при необхідності взаємодії не обмінюється повідомленнями, а генерують звернення до пам'яті іншого процесора, як до своєї. Звернення до "чужої" пам'яті йде на порядок (або навіть більше) повільніше. p> У таких системах окрему проблему представляє узгодження кешей всіх процесорів. Це питання буде розглянуто нижче. p> Класифікація Хендлер.
Запропоновано в 1977 році. В основу класифікації В. Хендлер закладає явне опис можливостей паралельної і конвеєрної обробки інформації обчислювальної системою за допомогою чисельних характеристик. При цьому він навмисно не розглядає різні способи зв'язку між процесорами і блоками пам'яті і вважає, що комунікаційна мережа може бути потрібним чином сконфигурирована і буде здатна витримати передбачувану навантаження. Запропонована класифікація базується на розходженні між трьома рівнями обробки даних у процесі виконання програм:
В· рівень виконання програми - спираючись на лічильник команд і деякі інші регістри, пристрій управління (УУ) виробляє вибірку і дешифрацию команд програми;
В· рівень виконання команд - арифметико-логічний пристрій комп'ютера (АЛП) виконує команду, видану йому пристроєм управління;
В· рівень бітової обробки - всі елементарні логічні схеми процесора (еЛС) розбиваються на групи, необхідні для виконання операцій над одним двійковим розрядом.
Наприклад, процесор CDC 6600 має ЦПУ з десятьма процесорами введення/виведення. Один керуючий блок контролює одне АЛУ з довжиною слова 60 біт. АЛУ має 10 функціональних блоків, які можуть бути організовані у конвейер.10 процесорів введення/виведення можуть працювати паралельно один з одним і з ЦПУ. Кожен процесор введення/виведення містить 12-ти бітове АЛП. Структура такої обчислювальної системи описується таким чино...
