ю (A13 = 0) І (A14 = 0) І (A15 = 0) має сформувати на виході сигнал = 0 керуючий вибором першої мікросхеми ОЗУ 8кбх8. Так як на вході мікросхеми сигнали OE і CE інверсні, то через формулу перетворення логічне І замінюємо на логічне АБО з інверсією вибираючи мікросхему 3ІЛІ-НЕ - К555ЛЕ4 - DD2/1. p> Однак за формулою отримуємо на виході даної мікросхеми 1 сигнал управління, а враховуючи що сигнали управління ОЗУ спрацьовують по нульовому станом виробляємо інверсію сигналу керування та перевірку по логічному І з сигналом IO який обирає або адресний простір пам'яті при IO = 1, або адресне простір портів при IO = 0. Порівняння і інверсія виконуються через один логічний елемент І-нe К555ЛА3 - DD3/2. p> Таким чином на внутрішній шині отримуємо 0ой керуючий сигнал (№ 4 на внутрішній шині пристрої) керуючий вибором першої мікросхеми ОЗУ.
Для вибору другої мікросхеми використовується аналогічний селектор адреси, але він має інверсний сигнал A13 = 1 (інверсія виконується вільним елементом І-НЕ - DD3/1 об'єднуючи його входи. Цей інвертований сигнал надходить на входи DD2/3, звідки на виході отримуємо керуючий сигнал селекції = 1. (лінія № 2 на внутрішній шині)
Далі цей сигнал надходить на елемент 2 І-НЕ DD3/3 і якщо вибрано звернення до ОЗУ IO = 1 то на виході отримуємо керуючий сигнал = 0 (лінія № 5 на внутрішній шині) Цей сигнал подається на керуючі входи другої мікросхеми ОЗУ переводячи її в активний стан.
Для забезпечення буферизації навантаження додатково вирішено використовувати мікросхему двонаправленого буфера К555АП16 дана мікросхема значно, до 36мА підвищує здатність навантаження блоку ОЗУ дозволяючи підключати його, наприклад до зовнішніх пристроїв на шині. Для вибору даної мікросхеми буфера за формулою логічного перетворення АБО перетвореної в І-НЕ використовуємо залишився елемент DD3/4 на виході якого формується 1 сигнал у випадку вибору однієї з мікросхем ОЗУ через селектор адреси. Далі для управління інверсним сигналом OE отримана 1 інвертується через що залишився вільним елемент DD2/2 звідки отримуємо сигнал управління = 0 (лінія № 8 на внутрішній шині). Таким чином мікросхема DD7 за сигналом OE переходить з Z стану в активний і виводить дані на загальну шину даних процесора або приймає з неї в залежності від керуючого сигналу WR задає напрям передачі буфера. p> У разі вибору пристрою і активності одного з сигналів IOW або IOR вступників на DD4 елемент АБО-НЕ К155ЛЕ5 на його виході формується 0ой сигнал управління (лінія IO) блокуючий селекцію Як мікросхем ОЗУ так і вихідного буфера даних.
Розрахунок затримок, створюваних мікросхемами і струму споживання
Для оцінки швидкості роботи розробленої схеми необхідно виконати оцінку загальною сумарною затримки схеми, також потрібно визначити чи достатня швидкодія для даного комп'ютера.
На вході в першу чергу інформація надходить на DD1 К555ЛП5 виконує первинну селекцію і перетворення адреси згідно встановленим значенням ...
