Це означає, що повинна враховуватися реальна конфігурація з'єднань. Засобів фізичного синтезу вже недостатньо для отримання необхідного результату. Виникла необхідність розробки нових методів. У 2002 році компанія Cadence поглинула фірму SiliconPerspective, реалізувати в продукті First Encounter концепцію віртуального прототипу. Система First Encounter фактично стала стандартом для проектування з використанням нанометрових технологій.
Нині EDA-індустрія розвивається з урахуванням вимог нанометрових технологій та методології проектування
«система на кристалі» (Systems-on-chip, SoC). Системне проектування, проектування схем малої потужності, проектування з урахуванням вимог виробництва, інтеграція систем - ось лише деякі з тих областей, яким розробники в найближчі роки повинні будуть приділити увагу.
2. Алгоритм створення ІМС в середовищі Cadence Virtuoso
Технологія Cadence охоплює практично всі рівні розробки складних систем - від системного рівня, властивого розробникам апаратури, до рівнів логічного, схемотехнічного і топологічного проектування НВІС, їх корпусирования, а також розробки друкованих плат, на яких ці НВІС будуть монтуватися.
В цілому проектування НВІС в середовищі Cadence включає наступні етапи:
системне проектування - побудова моделі системи на високому рівні абстракції з використанням мов програмування C / C + + і SystemC, розбиття на програмні та апаратні модулі, дослідження параметрів системи, отримання специфікацій (набору необхідних параметрів) на програмні та апаратні блоки;
апаратне проектування та верифікація - розробка на основі специфікації поведінкових моделей окремих блоків системи з використанням мов Verilog / VHDL, реалізація проекту в базисі бібліотек виробника ІС, перевірка програмно-апаратної реалізації на відповідність специфікаціям, отриманим на системному рівні ;
фізичне прототипування - попереднє розміщення елементів, оцінка споживаної потужності, планування шин харчування та ієрархії тактових сигналів, якісна оцінка можливих спотворень сигналу;
проектування та верифікація топології кристала - розробка топології замовних блоків, трасування на рівні осередків, перевірка правил проектування топології, екстракція паразитних параметрів.
інтегральний мікросхема напівпровідниковий транзистор
3. Ієрархічний підхід у проектуванні ІМС
Вихідним елементом при проектуванні були обраний МДП-транзистори pn - типу з вбудованим каналом
Використання графічного редактора Cadence Composer Schematic Editor, є традиційним для опису проектованого пристрою на транзисторному рівні. Редактор надає можливість візуального розміщення основних компонентів схеми (транзисторів, діодів, конденсаторів, котушок індуктивності), допоміжних компонентів (джерел постійного струму і напруги, джерел малих сигналів), а також контактів (пінів), що використовуються при ієрархічному представленні складних схем, і з'єднання елементів між собою.
Результатом роботи в Composer Schematic Editor є створення таблиці з'єднань схеми, записи якої служать надалі вхідними даними для інших інструментів САПР Cadence. Очевидно, що...
