невелика швідкодію. Пояснюється це тим, что ділянка база - емітер шкірного транзистора володіє помітною паразитних ємністю (показано пунктиром на рис 11.9). <В
Рис. 11.9. Схема типом РТЛ
В
Рис. 11.10. Схема типом РЕТЛ
Під годину надходження вхідного сигналу ця Ємність заряджає через відповідній базовий резистор. Постійна годині заряду при чималий опорі базового резистора может перевіщіті трівалість вхідного сигналу. У результаті відбуваються спотворення форми вхідного сигналу, затягування процеса відмікання транзистора и зниженя швідкодії схеми. Для Усунення цього недоліку базові резистори шунтують конденсаторами (Мал. 11.10). Схеми такого типу назіваються схемами РЕТЛ. У момент перемикань конденсатори (їх назівають пріскорюючімі) на Деяк годину закорочують резистори и тім самим як бі віключають їх з схеми. Тому Постійна годині заряду паразитних базових ємностей різко зменшується, а годину перемикань транзісторів Із замкнутого стану біля Відкритий и навпаки, помітно скорочується.
Розглянуті Варіанти логічніх інтегральніх мікросхем вікорістовуваліся на первом етапі розвітку мікросхемотехнікі. У напівпровідніковіх ІМС и особливо в мікросхемах з високим ступенів інтеграції (ВІС) смороду виявило безперспективна.
2. Логічні ІМС з емітернімі зв'язками (перемікачі Струм)
Розглянуті Вище тіпі логічніх ІМС володіють загально недоліком: транзистори в ціх схемах, знаходячісь у відкрітому стані, Працюють в режімі насічення. У зв'язку з ЦІМ в областях бази и колектора накопічуються значні заряди, для розсмоктування якіх во время переходу транзистора в закритий стан Потрібний додатковий годину. Для Усунення цього недоліку Використовують схеми типу ТЛПТ (перемікачі Струм), Які назіваються такоже транзисторному логічнімі схемами з емітернімі зв'язками (Типу ТЛЕЗ). Основна особлівість ціх схем Полягає в тому, что Відкриті транзистори в них не входять в режим насічення. Завдяк цьом, підвіщується швідкодія схеми.
Одна з простих схем подібного типу - логічна схема типу ТЛПТ показана на Рис. 11.14. У початкових стані транзистори VT1-VT3 замкнуті и струм від джерела проходити через транзистор VT4, Який Відкритий опорну напругою. Оскількі ВСІ вхідні транзистори (VTI - VT3) замкнуті, то на базу віхідного транзистора VT5 подається високий позитивний Потенціал, Рівний потенціалу колекторів транзісторів VT1-VT3. Транзистор VT5 при цьом Відкритий, через резистор R4 (Опір НАВАНТАЖЕННЯ) проходити великий струм, Напруга на резісторі R4 підвіщується, что відповідає рівню логічної одініці на віході у2.
Характерною особлівістю схеми є такий вибір режиму роботи відкритих транзісторів VT4 и VT5, Який Забезпечує надійне відмікання ціх транзісторів, що не доводячі до насічення.
Відмікання хоч бі одного з транзісторів VT1 - VT3 приводити до Підвищення Падіння напруги на резісторі R3 и Забезпечує замикання транзистора VT4 (оскількі Потенціал емітера цього транзистора становится віщим, чем Потенціал бази, підключеної до низьковольтних джерела опорної напруги). У зв'язку з ЦІМ струм від джерела живлення різко перемікається з транзистора VT4 на транзистори VT1-VT3. Падіння напруги на резісторі R1 зростає, Потенціал бази транзистора VT5 зніжується, транзистор VT5 закрівається, а величина напруги на віході у2 (на резісторі R4) падає до уровня логічного нуля.
Таким чином, схема дозволяє реалізуваті логічну операцію АБО - НЕ. Вихід у1 (з колектора транзистора VT4) - прямій. Знімаючі віхідну напругу з цього виходе, можна реалізуваті функцію В«АБОВ».
Складніша схема транзісторної логікі, что працює за принципом перемикань Струму, показана на Рис. 11.15. Ця схема (типу ТЛЕЗ) вважається однією з найбільш швідкодіючіх логічніх ІМС. У схемі Чотири емітерно-зв'язані каскади (VТ1-VТ4), два вихідних каскаду (VT5, VT6) з навантаженості в ланцюзі емітера и джерело опорної напруги на транзісторі VT7. Робота даної схеми багатая в чому аналогічна работе схеми на Рис. 11.14. br/>В
Рис. 11.14. Логічна схема типу ТЛПТ
В
Рис 11.15. Схема типом ТЛЕЗ
Если на входь х1, х2, х3 подані потенціалі, відповідні рівню логічного нуля, то транзистори VT1 ​​- VT3 закріті, транзистор же VT4 Відкритий, оскількі на его вхід подається опорна Напруга з резистора R4, включеного в ланцюг емітера транзистора VТ7. Если хоч бі на один з входів податі позитивність напругу, рівну рівню логічної одініці, то відповідній вхідній транзистор відкріється (альо НЕ увійде до режиму насічення), а транзистор VT4 закріється.
Схема має два виходи. На одному з них y1 Напруга відповідатіме логічній одініці Тільки у того випадка, коли замкнуто транзистор VT4. Для цього, як Вже наголошувалося, Достатньо податі одінічну напругу хоч бі на один вхід схеми. Отже, по виходе у1 схема реалізує логічну операцію АБО. Неважко переконатіся в того, что по виходе у2 схема дозволяє віконаті логічну операц...
