p> Схема тригера двоступенева. Перший ступінь складається з двох RS-тригерів (DD1, DD2 і DD3, DD4). Обидва тригера замкнуті в кільце зворотного зв'язку (вихід DD2 з'єднаний з входом DD3, а вихід DD4 з входом DD1). На елементах DD5 і DD6 зібрана друга ступінь тригера.
Якщо на вході C присутній сигнал логічного нуля, відбувається запис інформації в першу щабель тригера. При цьому, залежно від сигналу на вході D, змінюється стан сигналів на виходах елементів DD1 і DD4. На виходах DD2 і DD3, навпаки, в цьому режимі постійно присутній рівні логічної одиниці.
Якщо на вхід C приходить сигнал логічної одиниці, то тригери першого ступеня, залежно від їх стану в момент приходу цього самого вхідного імпульсу, завмирають в одному з двох можливих станів:
Таблиця
Висновки елементовDD1DD2DD3DD4Первий варіант1010Второй варіант0101
Одночасно відбувається перезапис сигналу з тригерів першого ступеня в тригери другою. Перезапис інформації з першої ступені в другу відбувається в момент зміни рівня сигналу на вході C з низького на високий (тобто, по передньому фронту). Саме тому цей вхід вважається інверсним. Інверсний тому, що у вихідному паріанте (див. Початок цієї статті) запис відбувається по задньому фронту. А цей самий вихідний варіант вважається базовим. Однак, і нову схему легко призвести до початкової. Достатньо тільки поставити інвертор по входу C, і ми отримаємо первісний результат.тріггер широко застосовується в цифровій техніці. На його основі будуються такі елементи, як лічильники і регістри. Нижче наведена схема включення D-тригера в рахунковому режимі.
Схема подільника на 2
Не забуваємо, що для нормальної роботи на входи R і S тригера повинен бути поданий сигнал логічної одиниці. Для спрощення схеми ці ланцюги не показані. Як видно зі схеми, інверсний вихід тригера (Q) з'єднується з його ж входом D. На вхід синхронізації подаються імпульси деякої опорної частоти. На виході формується сигнал з удвічі меншою частотою прямування.
1.2 Практична частина
1.2.1 Основи проектування
Проектування електронної апаратури являє собою ітераційний процес, що складається з етапів функціонального проектування, розробки принципової схеми, друкованої плати, її виготовлення, проведення випробувань, доопрацювання за їх результатами принципової або функціональної схеми, внесення змін в друковану плату і т.д. і здійснюваний до тих пір, поки не будуть задоволені всі вимоги технічного завдання. З підвищенням складності апаратури, переходом до більш високих діапазонам частот, застосуванням змішаних аналого-цифрових пристроїв число ітерацій збільшується. Пов'язано це з тим, що аналітично важко врахувати паразитні ефекти, властиві як електронним компонентам, так і провідникам друкованих плат, і їх взаємний вплив. Єдиний вихід з положення полягає в організації наскрізного моделювання як ідеальної схеми, так і реальної конструкції і її випробувань при дії різних дестабілізуючих факторів та обліку розкиду параметрів. Найбільш повно ці завдання вирішуються на робочих станціях із застосуванням програмного забезпечення корпорації Mentor Graphics, Cadence і ін. Проте дорожнеча такого рішення робить його неможливим для широкого застосування. На платформі персональних комп'ютерів в даний час є єдина система забезпечує наскрізне проектування аналого-цифрових апаратури - система ORCAD.
Основу системи складає програма PSpice, яка є найбільш відомою модифікацією програми схемотехнічного моделювання SPICE (Simulation Program with Integrated Circuit Emphasis), розробленої на початку 70-х років в Каліфорнійському університеті м Берклі. вона виявилася дуже вдалою, з тих пір інтенсивно розвивається і стала еталонної програмою моделювання аналогових пристроїв. Прийняті в ній математичні моделі напівпровідникових приладів використовуються в багатьох аналогічних програмах, а списки з'єднань схеми у форматі SPICE складаються більшістю пакетів САПР (Micro-Cap, Dr.Spice, OrCAD, P-CAD, ACCEL EDA, Viewlogic, COMPASS, Design Architect та ін.). Перша версія програми PSpice для IBM PC створена в 1984 р корпорацією MicroSim. Це і наступні версії використовують ті ж алгоритми, що і SPICE, той же формат представлення вхідних даних.
1.2.2 Дослідження логічних елементів НЕ, Ключ, 2ИЛИ-НЕ
У схемі логічного елемента 2ИЛИ-НЕ в якості навантаження використовуються послідовно включені p-МОП транзистори. У ній струм від джерела живлення на вихід мікросхеми буде надходити тільки якщо всі транзистора у верхньому плечі будуть відкриті, тобто якщо відразу на всіх входах буде присутній низький потенціал (рівень логічного нуля). Якщо ж хоча б на одному з входів буде присутній рівень логічної одиниці, то верхнє плече буде ...
