порти Р0 ... РЗ - коди 0FFH. Стан регістра SBUF невизначене. Сигнал RST не вплине на вміст комірок РПД. Коли вмикається живлення ОМК, вміст РПД невизначено, за винятком операції повернення з режиму зниженого енергоспоживання. - Заборона доступу до ЗПС, розташованої в молодших адресах. Якщо DEMA = 1, то в діапазоні адрес 0 ... ХХХХ використовується РПП, а в діапазоні (ХХХХ +1) ... 0FFFFh - ВПП. Якщо ж DEMA = 0, то у всьому адресному просторі ПП (0 ... 0FFFFh) використовується ЗПС. Значення ХХХХ визначається обсягом РПП і різному для різних типів ОМК. - Дозвіл ЗПС. Виконує функції сигналу В«ЧитанняВ» при зверненні до ВПП. - Дозвіл фіксації адреси. Сигналом ALE супроводжується висновок молодшого байта адреси в порт P0 при зверненні до зовнішньої пам'яті.
3.2 Вибір типу пам'яті
Для здійснення коректного вибору типу динамічної пам'яті, необхідно ознайомитися з принципами її роботи і, зокрема, з принципами роботи синхронної динамічної пам'яті, а також розглянути організацію та алгоритми звернення до модуля SDRAM.
Динамічна пам'ять - DRAM (Dynamic RAM) - отримала свою назву від принципу дії її запам'ятовуючих осередків, які виконані у вигляді конденсаторів, утворених елементами напівпровідникових мікросхем. З деяким спрощенням опису фізичних процесів можна сказати, що при записі логічної одиниці в клітинку конденсатор заряджається, при записі нуля - розряджається. Схема зчитування розряджає через себе цей конденсатор, і, якщо заряд був ненульовим, виставляє на своєму виході одиничне значення, і заряджає конденсатор до колишнього значення. За відсутності звернення до комірки з часом за рахунок струмів витоку конденсатор розряджається і інформація втрачається, тому така пам'ять вимагає постійного періодичного підзарядка конденсаторів (звертання до кожної комірки) - пам'ять може працювати тільки в динамічному режимі. Цим вона принципово відрізняється від статичної пам'яті, яка реалізується на тригерних осередках і зберігає інформацію без звернень до неї як завгодно довго (при увімкненому живленні). Завдяки відносній простоті осередку динамічної пам'яті на одному кристалі вдається розміщувати мільйони осередків і отримувати найдешевшу напівпровідникову пам'ять досить високої швидкодії з помірним енергоспоживанням, використовувану в якості основної пам'яті комп'ютера. Розплатою за низьку піну є деякі складнощі в управлінні динамічною пам'яттю, які будуть розглянуті нижче. p> Запам'ятовувальні осередку мікросхем DRAM організовані у вигляді двовимірної матриці. Адреса рядка і стовпчика передається по мультиплексированной шині адреси MA (Multiplexed Address) і стробіруется по спаду імпульсів RAS # (Row Access Strobe) і CAS # (Column Access Strobe). Тимчасова діаграма В«класичнихВ» циклів запису і читання наведена на рис. 3.1. Оскільки звернення (запис або ч...
