итання) до різних комірок пам'яті зазвичай відбуваються у випадковому порядку, то для підтримки збереження даних застосовується регенерація (Memory Refresh - В«освіженняВ» пам'яті) - регулярний циклічний перебір її осередків (звернення до них) з холостими циклами. Регенерація в мікросхемі відбувається одночасно по всій рядку матриці при зверненні до будь-якої з її осередків. Максимальний період обігу до кожного рядка tRF (refresh time) для гарантованого збереження інформації у сучасної пам'яті лежить в межах 8-64 мс. Залежно від обсягу та організації матриці для одноразової регенерації всього обсягу потрібно 512, 1024, 2048 або 4096 циклів звернень. При розподіленої регенерації (distributed refresh) одиночні цикли регенерації виконуються рівномірно з періодом tRF (рис.3.2), який для стандартної пам'яті приймається рівним 15,6 мкс. Період цих циклів називають В«refresh rateВ», хоча така назва більше підійшло б до зворотної величиною - частоті циклів. Для пам'яті з розширеною регенерацією (extended refresh) допустимо період циклів до 125 мкс. Можливий також і варіант пакетної регенерації (burst refresh), коли всі цикли регенерації збираються в пакет, під час якого звернення до пам'яті з читання і запису блокується. При кількості циклів 1024 ці пакети будуть періодично займати шину пам'яті приблизно на 130 мкс, що далеко не завжди припустимо. З цієї причини практично завжди виконується розподілена регенерація, хоча можливий і проміжний варіант - пакетами по декілька (наприклад, 4) циклів. br/>В
Малюнок 3.1 Тимчасові діаграми читання і запису динамічної пам'яті
В
Малюнок 3.2 Методи регенерації динамічної пам'яті
Цикли регенерації можуть організовуватися різними способами Класичним є цикл без імпульсу CAS # (рис. 3.3, а), скорочено іменований ROR (RAS Only Refresh - регенерація тільки імпульсом RAS #). У цьому випадку адреса чергової регенеріруемой рядка виставляється контролером пам'яті до спаду RAS # чергового циклу регенерації, порядок перебору регенеріруемих рядків не важливий. p align="justify"> Інший варіант - цикл CBR (GAS Before RAS), підтримуваний практично всіма сучасними мікросхемами пам'яті (рис. 3.3, б). У цьому циклі регенерації спад імпульсу RAS # здійснюється при низькому рівні сигналу CAS # (у звичайному циклі обігу такої ситуації не виникає). У цьому випадку мікросхема виконує регенерацію рядки, адреса якої знаходиться у внутрішньому лічильнику мікросхеми, і в завдання контролера входить тільки періодичне формування таких циклів. Під час спаду RAS # сигнал WE # повинен знаходитися в стані високого рівня. Додатковою перевагою даного циклу є економія споживаної потужності за рахунок неактивності внутрішніх адресних буферів. br/>В
Малюнок 3.3 Цикл регенерації динамічної пам'яті
Мікросхеми синхронної динамічної пам'яті виконують цикли CBR по команді Auto Refresh. А по команді Self Refre...
