Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Статьи » Розробка заходів щодо налагоджуванні та експлуатації пристрою числового програмного керування &Маяк-221&

Реферат Розробка заходів щодо налагоджуванні та експлуатації пристрою числового програмного керування &Маяк-221&





y"> Тригер - електронний пристрій, за допомогою яких можна записувати, зберігати і зчитувати двійкову інформацію. Тригер має два стійких стани одиницю і нуль. Мікросхема К155ТМ2 являє собою D-тригер. Крім загальних для всіх тригерів входів установки і скидання S і R, він має один інформаційний вхід D (вхід даних) і один тактовий вхід C. Якщо на вході D одиничний сигнал, то по фронту сигналу З прямий вихід тригера встановлюється в одиницю (інверсний -в нуль). Якщо ж на вході D нульовий сигнал, то по фронту сигналу З прямий вихід тригера встановлюється в нуль.

У регістр RGA заносяться молодші розряди Д01 - Д04 і старші розряди Д06 - Д12. Виходи молодших розрядів регістра видаються на блоки пристрою без дешифрування як адреси 002, 004, 010, 020 з найменуванням ПА1-ПА4 (подадресом). До виходів старших розрядів RGA підключений дешифратор адрес ДША побудований на мікросхемі DD23 серії К155ІД3.

Дешифратор серії К155ІД3 представлений на малюнку 5.


Малюнок 5 - Дешифратор серії К155ІД3


Дешифратор - пристрій, призначений для перетворення двійкового коду в напруга логічного рівня, що з'являється в цьому вихідному дроті, десятковий номер якого відповідає бінарного коду.

Мікросхема К155ІД3 являє собою двійковій-десятковий дешифратор на 15 виходів. Висновки 23, 22, 21 20 - інформаційні. Служать для отримання двійкового коду з вагою розрядів 1, 2, 4, 8 відповідно. При одержанні коду, мікросхема виставляє логічний 0 на відповідному коду десятковому виході (висновки 1-17). На всіх інших виходах в цей час присутній 1 .

Дешифратор діє при наявності сигналу синхронізація зовнішнього пристрою ВУ по входу W від мікро-ЕОМ і стробіруется сигналами введення або виведення по входу ВК. Сигнал ВУ означає наявність адреси 160000. дешифрировать адреси, підсумовані з адресою 160000, надходять на блоки пристрою. Кожному блоку відповідає свою адресу. Керуючі сигнали, команди, режими всередині блоків розрізняються подадресом. Блоки, на які від ЕОМ надходять керуючі сигнали в кількості від чотирьох і менш, використовують подадресом без дешифрування. При кількості сигналів більше чотирьох в блоках є внутрішній дешифратор подадресом.

Адреси та дані від мікро-ЕОМ надходять по черзі по одним і тим же шинам КДА:

Спочатку адреси надходять одночасно з сигналом К-СІА, потім дані надходять одночасно з сигналом ВИСНОВОК.

Адреси, записані в регістр RGA, видаються через дешифратор адрес (ДША) по сигналу ВИСНОВОК, що видаються з мікро-ЕОМ для стробування даних. Таким чином, на блоки пристрою адреси і дані видаються з адаптера одночасно.

На мікросхемах DD1.1 - DD1.3, DD3.1 - DD3.3, DD25.1 - DD25.4, DD26.1 - DD26.4 зібрана схема запуску. У процесорі ЕОМ вибрано режим пуску при включенні живлення з виходом на клітинку 173000, адреса якої дешифрируется на виході 13 мікросхеми DD23 і через мікросхему DD24.6 формується сигнал СІП в першому циклі. Потім елементами DD25, DD26.1, DD26.2 виділяється команда JMP (код 137) безумовного переходу на клітинку 40000 - початкової адреси програмного забезпечення, який виділяється мікросхемою DD26.3.

Надалі СИП формується на мікросхемі DD17.2, DD24.2 і надходить на канал мікро-ЕОМ через мікросхеми DD22.6, DD24.4. До входу мікросхеми DD22.6 через роз'єм Ш1/28 підходять сигнали СИП всіх блоків пристрою. На виходах блоків застосовуються мікросхеми з відкритим колектором, навантаженням для них є резистор R67.

До складу адаптера входить логіка переривання. З мікроінтерполятора (МІ), побудованого на мікросхемах DD16.1, DD16.3, DD16.2, DD17.3, DD24.1 надходить сигнал переривання (ПР), який позначає кінець відпрацювання чергового кроку інтерполяції і запит на розрахунок і прийом наступного. За умови що тригер дозволу переривання T побудований на мікросхемі DD20.2 серії К155ТМ2 встановлений в 0 raquo ;, за сигналом ПР відбувається установка в 1 тригера вимоги переривання T і в процесор надходить сигнал К-ТПР. Процесор закінчує виконання поточної команди, після чого видає сигнал К-ППР, за яким тригер вимоги переривання T скидається в 0 і видається вектор переривання 200 на шину Д07. Дозвіл переривання виробляється адресою 170702, заборона переривання - адресою 170704.

На виході адаптера використовуються керуючі сигнали СІП, введення, виведення, ОЧ СКИДАННЯ, СКИДАННЯ, видавані через согласующие мікросхеми DD24.4, DD2.1, DD2.2, DD2.3, DD2.4, DD17.3.



3. Діагностування пристрої


3.1 Тестове діагностування


Технічне діагностування є одним з найважливіших засобів забезпечення і підтримки надійності УЧПУ.

Під технічним діагнос...


Назад | сторінка 5 з 20 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка системи обміну файлами між двома комп'ютерами, в яких відомі I ...
  • Реферат на тему: Дешифратор та перетворювачі кодів
  • Реферат на тему: Факсимільні адреси та електронна пошта
  • Реферат на тему: Пристрій перетворення аналогових сигналів двійковий код і його перетворення ...
  • Реферат на тему: Переривання і виключення