виненими представниками мікроконтролерів AVR загального застосування.
До особливостей мікроконтролерів AVR сімейства Mega можна віднести:
FLASH-пам'ять програм обсягом від 8 до 256 Кбайт (число циклів стирання/запису не менше 10 000);
оперативна пам'ять (статичне ОЗУ) об'ємом від 512 байт до 8 Кбайт;
пам'ять даних на основі ЕСППЗУ (EEPROM) обсягом від 256 байт до 4 Кбайт (число циклів стирання/запису не менше 100 000);
можливість захисту від читання і модифікації пам'яті програм і даних;
можливість програмування безпосередньо в системі через послідовні інтерфейси SPI і JTAG;
можливість самопрограмування;
можливість внутрішньосхемною налагодження відповідно до стандарту IEEE 1149.1 (JTAG), а також наявність власного однопровідного інтерфейсу внутрішньосхемною налагодження debugWire);
різноманітні способи синхронізації: вбудований RС-генератор з внутрішньої чи зовнішньої времязадающей RС-ланцюжком, вбудований генератор із зовнішнім кварцовим або п'єзокерамічним резонатором, зовнішній сигнал синхронізації;
наявність декількох режимів зниженого енергоспоживання;
наявність детектора зниженого напруги живлення (Brown-Out Detector-BOD);
можливість програмного зниження частоти тактового генератора.
Основними характеристиками процесора мікроконтролерів AVR сімейства Mega є:
повністю статична архітектура, мінімальна тактова частота дорівнює нулю;
арифметико-логічний пристрій (АЛП) підключено безпосередньо до регістрів загального призначення C2 регістру);
більшість команд виконуються за один період тактового сигналу;
векторна система переривань, підтримка черги переривань;
велике число джерел переривань (до 45 внутрішніх і до 32 зовнішніх);
наявність апаратного помножувача.
Підсистема вводу/виводу мікроконтролерів AVR сімейства Mega має такі особливості:
програмне конфігурування і вибір портів введення/виводу;
висновки можуть бути запрограмовані як вхідні або як вихідні незалежно один від одного;
вхідні буфери з тригером Шмітта на всіх висновках;
є можливість повного відключення цифрового порту введення/виводу від фізичного виведення мікросхеми);
на всіх входах маються індивідуально відключаються внутрішні підтягує резистори опором 20 ... 50 кОм.
Мікроконтролери сімейства Mega мають багатий набір периферійних пристроїв (ПУ):
один або два 8-бітових таймера/лічильника. У всіх моделях з двома 8-бітними таймерами/лічильниками один з них може працювати в якості годинника реального часу (в асинхронному режимі);
від одного до чотирьох 16-бітових таймерів/лічильників;
сторожовий таймер;
одно- і двоканальні генератори 8-бітного ШІМ-сигналу (один з режимів роботи 8-бітних таймерів/лічильників);
дво- і триканальні генератори ШІМ-сигналу регульованою розрядності (один з режимів роботи 16-бітних таймерів/лічильників). Дозвіл формованого сигналу може становити від 1 до 16 біт;
аналоговий компаратор;
багатоканальний 10-бітний АЦП послідовного наближення, що має як несиметричні, так і диференціальні входи;
послідовний синхронний інтерфейс SPI;
послідовний двопровідний інтерфейс TWI (повний аналог інтерфейсу 12 С);
від одного до чотирьох повнодуплексних універсальних синхронних/асинхронних приймально-передавачів (USART). У ряді моделей ці приймально-передавачі можуть використовуватися в якості ведучого пристрою шини SPI;
універсальний послідовний інтерфейс USI, який може використовуватися в якості інтерфейсу SPI або I 2 C. Крім того, USI може використовуватися в якості полудуплексного UART або 4/12-бітного лічильника.
Ядро мікроконтролерів AVR сімейства Mega виконано за вдосконаленою RISC-архітектурі (enhanced RISC) (Мал. 3.2.1.1), в якій використовується ряд рішень, спрямованих на підвищення швидкодії мікроконтролерів.
Арифметико-логічний пристрій (АЛП), що виконує всі обчислення, підключено безпосередньо до 32 робочих регістрів, об'єднаним в регістровий файл. Завдяки цьому, АЛУ може виконувати одну операцію (читання вмісту регістрів, виконання операції і запис результату назад в регістровий файл) за такт...
