ифровий синтезатор мікроконтролер аналоговий
Малюнок 11 - Функціональна схема двоканального цифрового синтезатора AD9833
Принцип генерації сигналів зображений на малюнку 12. Кожна точка на окружності відповідає певній точці функції. Один оборот вектора з постійною швидкістю забезпечує генерацію одного періоду сигналу. Акумулятор фази генерує значення сигналу з однаковими приростами, величина, що знаходиться в акумуляторі фази, відповідає певній точці кола.
Рисунок 12 - Циклічне обчислення значення сигналу
Акумулятор фази являє собою лічильник по модулю М, значення якого збільшується з кожним приходом тактового імпульсу. Величина приросту задається двійковим числом М. Це число визначає величину збільшення значення фази з кожним тактовим імпульсом, по суті цим числом визначається число пропущених відліків при русі по колу. Чим більше розмір кроку, тим швидше відбувається переповнювання акумулятора фази і більш коротким виходить період синусоїди. Розрядністю акумулятора фази (n) визначається загальне число можливих значень фази, що в свою чергу визначає дозвіл сітки частот синтезатора DDS. Для 8-розрядного акумулятора фази при М=00000001 акумулятор буде переповнюватися після 255 циклів (тактових імпульсів). При М=01111111 акумулятор фази буде переповнюватися всього за 2 циклу (це мінімальне число циклів, що задовольняє критерію Найквіста). Ці співвідношення описуються наступною простою формулою:
,
де f out - частота вихідного сигналу DDS;
М - двійкове число, що визначає частоту сигналу; c - частота сигналу тактирования; - розрядність акумулятора фази.
При зміні значення М частота на виході синтезатора змінюється відразу, і при цьому сигнал не має розривів. Тут відсутня перехідний процес захоплення частоти, властивий генераторам з петлею ФАПЧ. При збільшенні вихідної частоти число відліків на один цикл зменшується. Так як теорема відліків вимагає наявності як мінімум двох відліків на період для повного відновлення вихідного сигналу, то максимальна частота синтезованого сигналу DDS становитиме fc/2. Однак на практиці частота синтезованого сигналу обмежується дещо меншим значенням, що сприяє поліпшенню якості синтезованого сигналу і полегшенню його фільтрації.
При генеруванні сигналу постійної частоти код на виході акумулятора фази збільшується за лінійним законом, що відповідає лінійному трикутникове аналоговому сигналу. Для перетворення вихідного коду акумулятора фази (у разі ІС AD9833 - це 28-розрядний код) в миттєві значення амплітуди використовується ПЗУ з табличними значеннями відліків функції. Молодші розряди 28-розрядного коду відкидаються; на виході табличного ПЗУ ми отримуємо 10-розрядний код, який подається на ЦАП. Т.к. синусоїда володіє симетричністю, в синтезаторі DDS зберігаються табличні дані тільки про? частини синусоїди. Табличне ПЗУ генерує повний цикл синусоїди за рахунок читання даних спочатку в прямому, потім у зворотному порядку.
5.1.1 Регістр управління цифрового синтезатора частоти AD9833
Мікросхема AD9833 містить 16-розрядний регістр управління, який дозволяє управляти діяльністю цифрового синтезатора.
Вид 16-розрядного регістра і схематичне функціонування його окремих бітів зображено на малюнку 13.
Малюнок 13 - Функції окремих бітів регістра
У таблиці 1 докладно описані значення функцій окремих бітів регістра.
Таблиця 1 Опис бітів регістра
БітОбозна-ченіеОпісаніе функцііD13B28Для запису значення в регістр частоти необхідно завантажити два повних слова управління. B28=1 дозволяє завантажити повне слово в регістр частоти через дві послідовні записи. Перша з яких містить 14 молодших бітів слова частоти, а друга - 14 старших. Перші 2 біта слова визначають в якій з 2х регістрів частоти буде завантажено значення. Запис в регістр частоти відбувається після того, як обидва слова були введені, тому регістр ніколи не утримує проміжне значення. Якщо B28=0, то 28-розрядний регістр частоти працює як 2 окремих 14-розрядних регістра. Це означає, що молодша частина може бути замінена незалежно від старшої, так само можливо і обратное.D12HLBЕтот біт управління дозволяє користувачеві послідовно завантажити молодшу або старшу частину слова частоти. Ця можливість використовується коли, не потрібні всі 28 розрядів для установки значення частоти. Для того щоб роздільно міняти частини слова частоти необхідно встановити D13 (B28)=0, а також для можливості запису старшої частини D12 (HLB)=1, а для запису молодшої - D12 (HLB)=0.D11FSELECTБіт визначає, який з регістрів частоти управляє фазовим ак...
