n>
Крім того, Таймер 1 можна використовувати для завдання швидкості передачі (baud rate) послідовного порту.
Режим 0. У нульовому режимі таймер працює як 13-бітний лічильник, що підсумовує. Цей лічильник складається з 8 біт регістра ТНХ і молодших 5 біт регістра TLx, де x в позначенні регістра замінюється на 0 або 1 залежно від того таймера, яким ми керуємо. Старші 3 біти регістрів TLx не визначені і ігноруються. Установка запускає таймер прапора TR0 або TR1 не очищати ці регістри. Роботі таймера 0 або таймера 1 в режимі 0 відповідає схема:
В
Малюнок 4. Схема таймерів 0 або 1 в режимі 0. br/>
Цей режим був введений для сумісності із застарілим сімейством мікроконтролерів MCS-48 для полегшення перенесення вже розроблених програм на нові процесори і тому в даний час не використовується. Тим не менш, у цьому режимі можна забезпечити формування інтервалу часу тривалістю до 8096 мс при частоті генератора, що задає 12 МГц. p align="justify"> Режим 1. У першому режимі роботи таймер працює як шестнадцатіразрядний лічильник. Режим 1 схожий на режим 0, за винятком того, що в регістрах таймера використовує всі 16 біт. У цьому режимі регістри ТНХ і TLx також включені один за одним. Роботі таймера 0 або таймера 1 в режимі 1 відповідає схема:
В
Режим 2. У режимі 2 регістр таймера TLx працює як 8-бітний лічильник з автоматичною перезавантаженням початкового значення з регістра ТНХ в регістр TLx. Переповнення регістра TLx не тільки встановлює прапор TFx, але і завантажує регістр TLx вмістом регістра ТНХ, який попередньо инициализируется програмно. Перезавантаження не змінює вміст регістру ТНХ. Роботі таймера 0 або таймера 1 в режимі 2 відповідає схема:
В
Режим 3 . Таймер 1 при роботі в режимі 3 просто зберігає своє значення. Ефект такий же як при скиданні біта TR1. Таймер 0 в режимі 3 представляє собою два роздільних 8 бітних лічильника (регістри TL0 і ТН0), Регістр TL0 використовує біти управління таймера 0: С/Т0. GATE0, TR0 і TF0. Регістр ТН0 працює тільки в режимі таймера і використовує біти TR1 і TF1 таймера 1. Таким чином, регістр ТН0 управляє перериванням таймера 1. Логіка роботи таймера 0 в режимі 3 показана на схемі:
В
Робота таймера TL0 дозволяється, якщо біт TR0 = 1, а таймера TH0 - якщо біт TR1 = 1. Таймер 1 при роботі таймера 0 в режимі 3 постійно включений. Цей режим роботи дозволяє реалізувати два незалежних таймера, якщо таймер 1 використовується для роботи послідовного порту. p align="center"> 5. Вибір елементної бази
При розробці пристрою були використані наступні електронні компоненти:
Гј
