ам реєстрової адресації найбільшу ефективність. p align="justify"> Команди з прямим способом адресації використовують для завдання місця розташування даних в пам'яті другий і третій байти команди. Пряма адресація дозволяє явно вибрати будь-яку осередок пам'яті чи порт ВВ у всьому адресному просторі МП. Приклади команд даного типу: IN, port; LHLD addr
У разі безпосередньої адресації джерелом даних служить сама команда, другий і, якщо необхідно, третій байт якої служать для завдання констант. Наприклад: LXI У, 1234; MVI D, 5. p align="justify"> Основний недолік безпосередньої адресації полягає в неможливості маніпуляції даними без зміни програмного коду, що призвело до створення способів з обчислюваним адресою, до найпростіших з яких відноситься непряма регістрова адресація. У командах з непрямою адресацією вказується не пряма адреса комірки пам'яті, а реєстрова пара МП, що містить адресу операнда. До команд, які використовують непрямий спосіб адресації, зокрема, відносяться: MOV A, M; LDAX B.
Тимчасові діаграми режимів роботи ВМ85А
У кожному машинному циклі МП виконує операцію введення або виведення одного байта інформації згідно тимчасовим діаграм на рис. 4. Для синхронізації обміну використовуються строби ALE, RD, WR відповідно типовим протоколу обміну по двохшинної магістралі. Безпосередньо для ВВ інформації відводяться 3 машинних такту: в такті 71 проводиться установка адресного коду на ША, а в тактах 72 і 73 - обмін даними. При необхідності до цих тактам може бути додано довільне число тактів очікування готовності каналу Тw, що включаються між тактами Т2 і 73. Для реалізації подібного асинхронного режиму роботи використовується сигнал READY, перевірка якого виконується в середині 72 і всіх наступних за ним тактів Tw. Для забезпечення надійного зчитування цей сигнал повинен бути встановлений в 0 за 110 не до моменту його першої перевірки. Маніпуляція сигналом READY дозволяє подовжити стрибає RD або WR до значення (1,5 + N) T-80 ні (N - число періодів очікування Tw) необхідного для надійного обміну даними з повільною пам'яттю і У ВВ. У синхронному режимі роботи сигнал READY =] протягом усього машинного циклу, додаткові періоди очікування відсутні (N = 0) і тривалість стробов RD, WR мінімальна, складаючи 1,5 Г-80 ні. Зазначимо, що дійсність даних забезпечується тільки в момент формування задніх фронтів цих стробов. p align="justify"> При зверненні до пристроїв ВВ 8-розрядний адреса порту присутня як на молодшій, так і старшої половинах ША, що дозволяє орієнтувати модулі ВВ на використання сигналів А15 - A8, для прийому яких відсутня необхідність в зовнішньому адресному регістрі .
На рис. 5 наведено приклад командного циклу IN port без тактів очікування. Команда містить три машинних циклу: Ml-вибірка коду операції, М2 - читання з пам'яті другого байта команди і МЗ - видача вмісту акумулятора в порт ВВ. Цикли М2...
