і МЗ вимагають трьох машинних тактів, цикл Ml - чотирьох. Додатковий такт тут потрібно для реалізації внутрішніх операцій в МП, пов'язаних з декодуванням команди. br/>В
Рис. 4. Тимчасові діаграми: а - циклів читання, б - записи МП ВМ85 А
В
Рис. 5. Тимчасові діаграми командного циклу IN port
МП ВМ85А має п'ять входів прийому запитів на переривання: TRAP, RST 5.5, RST 6.5, RST 7.5, INTR і один вихід управління їм - INTA. Першим Чотири входи запиту зіставлені фіксовані вектора переривань, розташовані за адресами: 24Н, 2СН, 34Н, ЗСН. Уточнимо, що під вектором переривань мається на увазі інформація, необхідна для переходу до відповідної підпрограмі обслуговування. У простому випадку - це просто адресу цієї підпрограми в пам'яті. p align="justify"> Лінія LNTR призначена для прийому запиту на переривання, при якому адресу обслуговуючої підпрограми визначає зовнішній пристрій, передаючи по шині даних команду CALL або, що більш зручно, команду RSTn. При цьому для забезпечення прийому команди, сформованої зовнішньої апаратурою, у відповідь на запит INTR генерується один або три машинних циклу підтвердження переривання, аналогічних циклам читання пам'яті (без тактів очікування), проте з активним сигналом INTA замість сигналу RD (рис. 6).
мікропроцесор пам'ять програмний потужність
В
Рис. 6. Тимчасові діаграми циклу підтвердження переривання і захоплення шини
Вхід TRAP має найвищий пріоритет і є немаскованих, тобто переривання по ньому не можуть бути заборонені програмно. На цей вхід подаються сигнали, що оповіщають про найбільш важливі події в МС, що вимагають негайної реакції МП (наприклад, пов'язаних з аварійним зміною напруги живлення). Запити по входах RST і INTR є маскіруемимі і управляються програмно командами EI (дозволити переривання) і DI (заборонити переривання), керуючими загальним прапором дозволу переривань. Існує також можливість роздільного маскування запитів по входах RST, що забезпечується за допомогою команди SIM. p align="justify"> Сполучення ВМ85А з шинами мікропроцесорної системи
У ряді застосувань однокристальних МП не можуть бути безпосередньо з'єднані з шинами МС з причини недостатньої здатності навантаження їх виходів. Для організації сполучення МП з системними шинами в цьому випадку знаходять застосування буферні регістри і шинні формувачі. Нижче розглянуті деякі типові представники даних класів мікросхем. p align="justify"> Буферний регістр КР580ІР82/ІР83 являє собою 8-розрядний регістр-засувку, що забезпечує вихідний струм до 32 мА, і ємність навантаження до 300 пФ і використовуваний в якості фіксатора або буфера. На рис. 7 наведені схема та умовне графічне позначення регістра КР580ІР82, на відміну від якого КР580ІР83 має інверсні вихідні сигнали. br/>В
Рис. 7. Буферний регістр КР...
