сло. (Розряд 1) - прапор операції віднімання. Встановлюється, якщо попередня операція була операцією віднімання, і скидається в іншому випадку. Використовується інструкцією DAA при виконанні десяткової корекції результату. (Розряд 0) встановлюється, якщо при виконанні операції додавання стався перенесення з старшого разряду або якщо при виконанні операції віднімання стався позику в старший розряд. В інструкціях зсуву в прапорець перенесення заноситься значення висунутого розряду.
При виконанні деяких інструкцій ті чи інші прапори регістра F встановлюються або скидаються за особливими правилами. Відомості про наявні особливості наводяться в описі системи команд.
Індексні регістри
Два 16-розрядних індексних регістра IX і IY використовуються в деяких інструкціях для адресації операндів в пам'яті. Адреса комірки пам'яті обчислюється шляхом додавання вмісту індексного регістра з 8-розрядної константою d , що є частиною коду команди. Первісне вміст індексного регістра при цьому не змінюється.
Лічильник команд
-розрядний лічильник команд PC містить адреса наступної команди, яка підлягає виконанню. Коли чергова команда обрана з пам'яті, його значення збільшується на довжину коду команди. При виконанні інструкцій переходів вміст лічильника команд заміщається на адресу переходу; при виконанні команди виклику підпрограми або при перериванні поточний вміст PC зберігається в стек.
Інші регістри
-розрядний регістр адреси регенерації R зберігає адресу чергового рядка динамічної пам'яті, яка підлягає регенерації. Черговий цикл регенерації виконується відразу після вибірки першого (або єдиного) байта коду операції, завдяки чому регенерація динамічного ОЗУ поєднана за часом з обробкою інформації в процесорі і не призводить до зайвих втрат часу на очікування її завершення. Після виконання чергового циклу вміст молодших семи розрядів регістра R автоматично збільшується на одиницю. Значення старшого розряду не змінюється.
Цінність вбудованого лічильника регенерації знижується через те, що він формує 7 -, а не 8-розрядний адреса рядка ОЗУ, що підлягає регенерації. Коли мікропроцесор Z80 створювався, цей недолік не грав істотної ролі, оскільки найпоширенішими мікросхемами динамічної пам'яті були кристали ємністю 128? 128 розрядів (16 Кбіт), для регенерації яких були потрібні 7-розрядні адреси. Пізніше з'явилися кристали з організацією 256? 256 розрядів (64 Кбіт); для їх регенерації потрібні вже 8-розрядні адреси
-розрядний регістр адреси таблиці переривань I використовується в рідній (другий) режимі обробки переривань мікропроцесора Z80. У ньому міститься старший байт адреси таблиці, в якій зберігаються покажчики обробників переривань. Молодший байт, званий вектором переривання і визначальний, в якому з елементів цієї таблиці зберігається покажчик потрібного обробника, видається пристроєм, що запросив переривання.
У нульовому та першому режимах обробки переривань регістр I не використовується.
Система переривань
Мікропроцесор Z80 обслуговує два класи переривань: немасковані і масковані (8080 мав єдине клас переривань - маскіруемие).
Система команд
Система команд мі...
