прямий код числа, що вводиться. Даний шифратор дозволяє отримати трьох розрядний двійковий код числа. Четвертий розряд узятий з виведення Р шифратора. Даний висновок забороняє роботу попереднього шифратору DD1, коли активний шифратор DD2. При забороні не німий формується логічна одиниця. Логічний елемент В«ІВ» DD7.1 формує логічну одиницю при натисканні будь-якої кнопки. Після включення пристрою всі виходи лічильника DD10.1 встановлені в В«0В». На адресні входи RAM подається код першого рядка осередків пам'яті. При натисканні на одну з кнопок у блоці введення, її десятковий код перетвориться в двійковий і надходить на інформаційні входи D1-D4 RAM. З елемента DD7.1, через логічний елемент DD8.1, на інвертори DD6.2 і DD4.5 надходить напруга високого рівня, потім воно інвертується в напруга низького рівня, дозволяючи тим самим запис коду в RAM. При відпуску кнопки блоку вводу напруга на рахунковому вході лічильника DD10.1 переходить з високого рівня і низький, і лічильник инкрементируется на одиницю. На адресні входи A1-A4 надходить код другого рядка матриці пам'яті RAM. І далі операції повторюються, після натискання на кнопку блоку вводу, на інформаційні входи RAM подається код числа. Дозволяється запис числа в RAM, і при відпуску кнопки лічильник DD10.1 инкрементируется на одиницю. Після введення останнього, шістнадцятого числа, лічильник DD10.1 встановиться в нуль, на виході логічного елемента DD7.2 сформується позитивний перепад напруги. Лічильник DD10.2, який виробляє рахунок по позитивному перепаду напруги, инкрементируется на одиницю і забороняє запис чисел в RAM. Далі дозволяється запис регістру DD17.2, на вхід дозволу запису РЕ подається напруга низького рівня. При натисканні на кнопку блоку вводу на інформаційні входи регістра DD17.2 подається код числа, з яким буде порівнюватися старший розряд зберігаються в RAM чисел, і записується в нього. При відпуску кнопки тригер DD3 перемикається і забороняє роботу шифратора. При подальших натисканнях на кнопки на виході шифраторів НЕ будуть генеруватися коди. При перемиканні тригера DD3 на вхід логічного елемента В«ІВ» DD8.2 подається напруга високого рівня, і дозволяється подача синхро-імпульсів на лічильник DD9. Пристрій переходить до другої фази роботи, прочитуванню чисел з RAM, порівняно старшого розряду чисел з введеним числом користувачем, і при їх збігу, передачу числа. На елементах DD9, DD12, DD14, DD11.3, DD11.4 зібрана комбінаційна схема, яка генерує послідовність сигналів необхідних для читання з RAM, записи в регістри DD16.1, DD17.1, DD19. і передачі чисел.
Перед початком зчитування числа з RAM лічильник DD10.1 сформував код адреси першого рядка матриці пам'яті. На входи РВ і РЗ подається комбінація кодів роздільна читання з RAM (див. опис RAM), через логічні елементи DD6.2, DD4.5. На виході RAM формується інверсний код старшого розряду першого числа і записується в буферний регістр DD16.1. Так як на виході RAM формується і...
