нверсний код числа записаного в запам'ятовуючих елементах, до виходу буферного регістра DD16.1 підключені інвертори для отримання прямого коду числа. Далі регістрів DD17.1 і DD19.1 дозволяється запис, і в них записується старший розряд числа. Після цього подається імпульс на лічильний вхід лічильника DD10.1 на його виході формується код другого рядка матриці RAM. На входи РВ і РЗ подається комбінація кодів роздільна читання з RAM, інверсний код молодшого розряду числа записується в регістр і на інвертора перетвориться в прямий код числа. Дозволяється запис регістру DD19.2 і молодший розряд числа в нього записується. Якщо порівнювані числа компаратором DD18 рівні, на відповідному виході формується напруга високого рівня і подається на вхід логічного елемента DD15.1. На другий вхід даного елемента подається сигнал дозволу передачі від дешифратора DD12 через інвертор DD14.6, і число передається на вихід. У разі якщо від дешифратора DD12 подався сигнал дозволу передачі, а від компаратора DD18 немає, то число не передається. Далі на лічильник DD10.1 подається імпульс, лічильник инкрементируется і цикл повторюється. Після того як було порівняно останнє число, на лічильник DD10.1 подається імпульс, лічильник переходить в нуль. На виході елемента В«ІВ» DD7.2 формується напруга позитивного перепаду. Лічильник DD10.2 инкрементируется, на виході формується код 0010, одиничка через інвертор DD20.1 інвертується, лічильник DD10 скидаються. Через інвертор DD4.4 скидається тригер. Забороняється подача імпульсів лічильнику DD9. Дозволяється робота шифратора і пристрій готовий до наступного циклу введення чисел. br/>
Висновок
У курсовому проекті було розроблено пристрій зберігання та передачі чисел, яке було розроблено за індивідуальним завданням і задовольняє його вимогам. Були застосовані всі теоретичні та практичні навички, використані різні схемотехнічні прийоми для розробки заданого пристрою. br/>
