Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые обзорные » Технологія виготовлення плат напівпровідникових інтегральних мікросхем

Реферат Технологія виготовлення плат напівпровідникових інтегральних мікросхем





розкриттям міжрівневих контактних вікон, формування другого шару металізації і т.д.

Багато серійно випускаються ІМС виготовляються на основі алюмінієвої металізації з ізолюючими шарами SiO 2 [2]. Плівки діоксиду кремнію можуть осідати як з легуючими добавками, так і без них. Найважливіший параметр при осадженні SiO 2 - відтворюваність рельєфу (малюнок 9).


В 

Малюнок 9-Конформне відтворення. Товщина плівки на стінках сходинки не відрізняється від товщини на дні і поверхні. Обумовлено швидкої поверхневої міграцією [6]


У даному проекті як ізолюючої плівки між багаторівневої металізацією використовується нелегований діоксид кремнію, що наноситься методом хімічного осадження з газової фази (малюнок 10). Останній заснований на використанні явища піролізу або хімічних реакцій при формуванні плівок ізолюючого матеріалу. br/>В 

Рисунок 10 - Установка формування плівок методом хімічного осадження з газової фази при нормальному тиску [6]


В якості хімічно активного газу застосовують моносилан SiH 4 і кисень, а в якості буферного газу - азот.

SiH 4 + O 2 < span align = "justify">? SiO 2 + 2H 2


Такий процес є самим низькотемпературним для отримання якісних діелектричних шарів SiO 2 (реакцію проводять в діапазоні температур 200-400 Вє С). Недоліком є ​​горючість і вибухонебезпечність силану. Плівки формуються дуже чистими, але через низькі температури виходять нещільними. Щоб уникнути цього потрібно строго регулювати концентрацію силану в газовій фазі і подавати його безпосередньо на поверхні пластин, запобігаючи зростання SiO 2 в газовій фазі [1].


3. нженерно-економічні розрахунки


Тема проекту: Розробка технологічного процесу виготовлення напівпровідникових інтегральних схем

Тип технології: МОП транзистор з діодом Шотткі

Матеріал підкладки: Si

Вихідні дані по проекту:

Розмір кристала (чіпа) 10х10 мм 2

Мінімальна проектна норма елемента ІС 0,3 мкм

Щільність дефектів на шар 0,1 деф/см

Назад | сторінка 13 з 15 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Технологія отримання поліетиленової плівки методом роздування
  • Реферат на тему: Тонкі плівки нітриду кремнію: синтез і структура
  • Реферат на тему: Хімічне осадження з газової фази
  • Реферат на тему: Історія появи напівпровідникових інтегральних схем
  • Реферат на тему: Історія появи напівпровідникових інтегральних схем