них ключів DA1-DA4.
Схеми відачі чотірьох вихідних дискретних сігналів DOut1-DOut4 Забезпечують стандарт "струмового петля", тоб логічному рівню "0" відповідає струм 0 ма, а логічному рівню "1" - струм 20 ма. Такі Значення струмів Забезпечують резисторами R40-R43, включеними в колекторні ланцюги транзісторів VT1-VT4. на пріймаючій стороні інтерфейсу "струмового петля "повинен буті включень оптоелектронний ключ (світлодіод), причому его анод підключається до ланцюга VCC джерела сигналу, а катодні ланцюг - до резистора Колекторная ланцюга джерела сигналу. Таким чином, світлодіод оптоелектронного ключа схеми-приймач є Частинами Колекторная ланцюга віхідного транзистора схеми-джерела.
вихідні транзистори VT1-VT4 підключені до шини дані системи через Інший 4-бітовій Регистр у мікросхемі КР1533ІР34 (DD19-1). Інформація запісується в Регистр DD16 по сігналі not (CS_DIDO + WR). Вихідні буфери регістра DD19-1 увесь годину Відкриті, что Забезпечує підтрімку рівнів сігналів, записання у РЕГІСТР, на ланцюзі бази транзісторів VT1-VT4.
хочай групи вхідніх и вихідних сігналів підключаються до шини даніх через окремі 4-бітові регістрі, однак Обидва регістрі мают тієї самий системністю адресою FFF3h. Прийом и видача даніх віробляються Шляхом читання або запису байта за адресою FFF3h, Причому при чітанні ї запісі вікорістаються ті Самі молодші розряди D0-D3 шини даніх.
16. З Якою метою в де-яких блоках мікропроцесорної системи застосовується елєменти гальванічної розв'язки.
17. Наведіть УСІ відомі вам тіпі ЕЛЕМЕНТІВ гальванічної розв'язки та Поясніть їх принцип роботи. Покажіть на схемі УУМС-2 ці елєменти та Поясніть їх Функції. p> 18. Які Функції покладено на періферійній МК стенду УУМС-2.
Інтерфейс между періферійнім мікроконтролером и системністю шиною даніх реалізованій на Основі двох зустрічно включеним регістрів КР1533ІР22, что мают однаково системністю адресою FFF4h.
Таким чином, передача даніх від основного контролера на періферійній віконується Шляхом запису байта в зовнішній Регистр за адресою FFF4h. Періферійній контролер может Прочитати байт Із цього регістра, видавши НИЗЬКИХ рівень по Лінії AVR_RD. Для передачі даніх основного контролеру періферійній винен Видати бать даніх на свой порт PC и Сформувати високий рівень по Лінії AVR_WR. При цьом дані фіксуються в регістрі, и могут буті прочітані Основним контролером за адресою FFF4h. p> Для Пересилання даніх від основного контролера до періферійного Використання Регистр DD25. Заходь цього регістра підключені до шини даніх D0-D7, а виходи - лініямі AVR_D0 - AVR_D7 до порту PC (Лінії PC0-PC7) періферійного мікроконтролера. Запис у Регистр DD25 по шіні даніх тактується сигналом not (CS_AVR + WR), что подається на вхід С. Читання Із цього регістра в періферійній мікроконтролер віробляється по НИЗЬКИХ Рівні сигналом AVR_RD, что подається на вхід Дозволу відачі # OE. Сигнал AVR_RD винен програмно формуватіся періферійнім мікроконтролером На лінії PD0 порту PD.
Для Пересилання даніх від періферійного мікроконтролера до основного Використання Регистр DD26. Заходь цього регістра підключені лініямі AVR_D0 - AVR_D7 до порту PC (Лінії PC0-PC7) періферійного мікроконтролера, а виходи - до шини даніх D0-D7. Запис у Регистр DD26 від періферійного мікроконтролера тактується високим рівнем сигналом AVR_WR, что подається на вхід С. Сигнал AVR_WR винен програмно формуватіся періферійнім мікроконтролером на Лінії PD1 порту PD. Читання з регістра DD26 по шіні даніх в основному мікроконтролер віробляється по сігналі not (CS_AVR + RD), что подається на вхід Дозволу відачі # OE.
Для запиту даніх и підтвердження читання Основний и періферійній контролери могут обмінюватіся сигналами PRRQ (запит даніх) i PRANS (Підтвердження). Рекомендується вікорістаті активний НИЗЬКИХ рівень ціх сігналів. Крім того, періферійній контролер может генеруваті запит на переривані основного контролера (лінія # INT1_AVR), при цьом Основний контролер одержує переривані по Лінії # INT1 (низько рівень або ЗРІЗ сигналом).
Таким чином, Наявний апаратно з'єднання дозволяє реалізуваті Різні види протоколів обміну между Основним и періферійнім мікроконтролерамі (синхронні, асинхронні по запіті, Командний і т.п.).
19. Вкажіть архітектурні Особливості періферійного МК.
У блоці періферійного мікроконтролера реалізована схема прийому аналогових сігналів від зовнішнього встаткування. Є технічна можлівість подаваті на АЦП у складі мікроконтролера AVR кожної з восьми аналогових сігналів (Напруга уніполярне від 0 до +5 У). Всі Лінії прийому аналогових сігналів ADC0-ADC7 буферирован помощью операційніх підсілювачів. У схемі вікорістані мікросхеми підсілювачів TL072, что містять по двох ідентічніх підсілювача на крісталі - DA9-DA12. Оскількі входь АЦП у складі періферійного мікроконтролера Працюють в уніполярному режімі, на вході шкірного підсілювача встановлений стабілітр...
