"justify"> В· порти для зберігання керуючих слів, що надходять з УВВ на МП.
Кожен з цих портів, що входять до складу контролера повинен мати свій унікальний адресу. Безліч цих портів утворює адресний простір введення або виведення або інтерфейсну карту. Для розпізнавання адрес при підключенні різних УВВ використовуються наступні схеми - схеми селекція портів ВВ. p align="justify"> Спрощена (без зазначення невикористовуваних висновків) електрична принципова схема підключення компонентів МПС наведена в додатку.
Контролер введення/виводу.
Super I/O (дослівно: контролер введення/виводу; в технічній літературі позначають як В«контролер I/OВ») це назва була дана класу контролерів, які почали використовуватися на материнських платах персональних комп'ютерів пізніше 1980 . Контролер I/O об'єднує інтерфейси різних низькочастотних пристроїв. Як правило, включає в себе наступні функції:
В§ контролер дисковода флоппі;
В§ паралельний порт (LPT) (зазвичай використовується для принтерів);
В§ один або більше послідовних (COM) портів;
В§ інтерфейс миші;
В§ інтерфейс клавіатури.
Контролер I/O також може включати в себе й інші інтерфейси, такі як ігровий (MIDI або джойстик) або інфрачервоний порти. Завдяки поєднанню багатьох функцій в одній мікросхемі, зменшилося число контролерів на материнській платі, і таким чином, зменшилася і її вартість. p align="justify"> Спочатку контролери I/O зв'язувалися з процесором (CPU) через ISA шину. Згодом замість ISA шини стала використовуватися шина PCI, але часто однією з причин включення ISA шини в материнську плату був контролер I/O. Сучасні контролери I/O для зв'язку з CPU використовують шину LPC (Low Pin Count) (малюнок 17) замість шини ISA. Інтерфейс шини LPC надає південний міст материнської плати. br/>В
Рисунок 17 - схема інтерфейсу LPC
.2 Селекція портів введення/виведення
Сигнали селекції портів або інтерфейсних БІС можуть здійснюватися кількома способами:
В· За допомогою селектора адреси;
В· За допомогою дешифратора;
В· Селекція портів або інтерфейсних БІС, що містять вбудований дешифратор;
6.3 стробований висновок даних
Структура стробований введення представлена ​​на малюнку 18.
В
Малюнок 18 - Адаптер стробований виведення
МП читає с...
