Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Статьи » Розробка коміркі функціонального обміну на Пліс

Реферат Розробка коміркі функціонального обміну на Пліс





использование логічніх елементів).

Кож існує окремий калькулятор потужності в оболонці Excel для попередньої ОЦІНКИ ее споживання ще до виходе Версії QII, підтрімуючої Цю функцію в НОВИХ сімействах. Однако точність такого попередня обчісленні 50% назівається ця утіліта «Ранній оцінювач потужності».

На етапі синтезу можна оптимізувати лист зв'язків двома способами:

) отріматі после синтезу файл в графічно редакторі RTL-Viewer, відредагуваті его и вновь Відправити на синтез

) помощью Gate-level оптімізації можна Здійснювати ТИМЧАСОВЕ вірівнювання между регістрамі Всередині матриці, например, годину проходження сигналу между регист-рами R1 и Rn, рівне 15 нс, вірівнюється за співвідношенням 15/n.

Компіляція

В САПР QII існує дві тіпі компіляції:

глобальна, тобто проект компілюється весь одночасно. Така компіляція доступна в Веб-версії QII;

інкрементальніх, тобто частична. Доступна только в Ліцензійної Версії и Logic Lock.


Ріс.1.4.Повна та інкрементна компіляція


Перед запуском компіляції проекту необходимо віконаті налаштування (assigments) .Planer - утіліта, что дозволяє прізначаті сигналіз на Фізичні Висновки мікросхеми. Їх можна прізначіті як жорсткий прив'язані так и перекідаті за Певнев правилами (в межах банку) для Поліпшення результатів трасування.


Рис.1.5. Інтерфейс утіліті Pin Planer


Тут-же прізначаються групи зв'язків, например це шина, якові необходимо вірівняті (при цьом в групі можна прізначаті невірівняні, например, старші розряди для Поліпшення результатів трасування).

Висновки в Pin Planer поділяються формою и Кольорах для Позначення:

розділення на банки;

диференціальних пар;

вісновків ФАПЧ (фазова автопідстроювання частоти);

виводів живлення и тихий, Які НЕ Використовують (сірим Кольорах);

призначеня и не призначеня виводів.

Прізначаті виводи можна перетягуванням з вікна Переліку сігналів. Практично всегда трасування кристала нужно погоджуватися з трасуванням друкованої плати (Щось виходим в платі, альо Не виходить в матриці, и навпаки). Тому для трасування плат Альтера рекомендує користуватись пакетом від компанії Ментор-Графікс. Цей пакет працює з листом, надіс від САПР QII. При цьом значний спрощується создания символу посадкового місця корпусу, так як в Mentors Graphycs Вже є Терморегулятори Пліс Альтера.

Для установок трасування всі Частіше застосовують TCL-скрипти. TCL-скрипт на більш низьких Рівні опісує конструкцію, якові ві обіраєте для інтерпретації функціонального поведінкі, описаного мовою HDL.Planer - утіліта, что дозволяє переглядаті топологію мікросхеми та редагуваті ее полі трасування. Вона застосу?? вна в таких випадка:

коли не влаштовує працездатність пристрою;

НЕ вікорістовуваліся рекомендації при трасуванні;

невірне кодування.

вдаватся до коректування в Chip Planer рекомендується лишь досвідченім інженерам, Які мают достатній досвід роботи з Пліс.

Тимчасова моделювання

Тимчасова моделювання проводитися помощью Доданий (входити в комплект пакета QII) програмного продукту Model Sim від Mentors Graphycs, Який поставляється в залежності від виду Ліцензії - с ограниченной Загально розміру моделируемого коду (Starter Edition) i без него (Altera Edition). Однако слід пам ятати, что Жодна з поставляються вместе с QII версій Model Sim НЕ підтрімує моделювання програм, написання на 2-х мовах одночасно. Таке можливо лишь при вікорістанні Версії Model Sim SE з відповідною ліцензією від Mentors Graphycs. При установці Версії SE створюваті и налагоджуваті проекти становится можливіть непосредсвенно в самому середовіщі Model Sim и лишь потім передаваті їх в QII для прив язки до конкретного корпусу Пліс. Альо про це, як и про использование утіліті Nativlink, поговоримо в Наступний статтей цього циклу.

У розрізі моделювання Варто такоже згадаті Signal Tab. Ця утіліта представляет собою Внутрішній цифровий аналізатор. Вона забирає ресурс пам'яті и логіки в Пліс и запісує туди сигналіз ее роботи, Які потім відображаються у виде діаграм, однак не можна ПОДИВИТИСЬ тактовий сигнал.

Програмування конфігураційної пам'яті або флеш CPLD

Програмування перевіреного в сімуляторі проекту здійснюється тут же в QII помощью утіліті Programmer.

Рис.1.6. Утіліта Programmer. Установка ЗАСОБІВ про...


Назад | сторінка 4 з 15 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Анексія Криму, як можна вірішіті Конфлікт України с Россией чі можна его ві ...
  • Реферат на тему: Трасування друкованих плат (Делфі)
  • Реферат на тему: Моделювання в пакеті Model Vision Studium коливань матеріальної точки в пол ...
  • Реферат на тему: Коли працювати можна менше ...
  • Реферат на тему: Модель роботи машинного залу помощью использование імітаційного моделювання