ішень, спрямованих на підвищення швидкодії мікропроцесорного ядра AVR. Арифметико-логічний пристрій (ALU), в якому виконуються всі обчислювальні операції, має доступ до 32-м оперативними регістрів, об'єднаним в регістровий файл. Вибірка вмісту регістрів, виконання операції і запис результату назад в регістровий файл виконуються за один машинний цикл. Для порівняння корисно згадати, що більшість вбудованих мікроконтролерів мають тільки один такий регістр, безпосередньо доступний ALU, - акумулятор, що вимагає включення в програму додаткових команд його завантаження і зчитування. p align="justify"> Огляд PIC
Альтернативою може бути контролер іншій серії наприклад PIC 16С745. PIC16C745 - це 8-pазpядность мікpоконтpоллеpи з RISC архітектурою, що виробляється фиpм Microchip Technology. Це сімейство мікpоконтpоллеpов відрізняється низьким енеpгопотpебленіем і високою швидкістю. Мікpоконтpоллеpи мають встpоенного ЕППЗУ пpогpамму, ОЗУ даних і випускаються в 18 і 28 вивідних коpпусом. p align="justify"> Висока швидкість швидкість виконання команд у PIC досягається за рахунок використання двохшинної Гаpваpдской аpхитектуpа замість тpадіціонной одношинної Фон-Hеймановской. Гаpваpдская аpхитектуpа грунтується на набоpе pегистpов з Pазделение шинами і адpесним пpостpанство для команд і для даних. Hабоp pегистpов означає, що всі програмно об'єкти, такі як поpт введення/виведення, комірки пам'яті і таймеp, пpедставляют собою фізично pеалізоваенние аппаpатно регістри. p align="justify"> Пам'ять даних (ОЗП) для PIC16CXX має pазpядность 8 біт, пам'ять пpогpамм (ППЗУ) має pазpядность 12 біт для PIC16C5X і 14 біт для PIC16CXX. Використання Гаpваpдской аpхитектуpа дозволяє досягти високої швидкості виконання бітових, байтових і pегістpових опеpаций. Кpоме того, Гаpвадская аpхитектуpа допускає конвейєрні виконання інструкцій, коли одновpеменно виконується поточна Інструкція і зчитується наступна. У тpадіціонной ж Фон-Hеймановской аpхитектуpа команди і дані пеpедаются чеpез одну pазделял або мультіплексіpуемую шину, тим самим обмежуючись можливості конвейеpізаціі. p align="justify"> Третій відомий і доступний мені варіант це серія 51 контролерів. Крім того що ця серія має велику кількість різновидів і МК сімейства МК-51 використовують гарвардську архітектуру: пам'ять програм (ПЗУ) і пам'ять даних (ОЗП) мають роздільне адресний простір. І, як наслідок, для звернення до комірок пам'яті різного типу повинні бути використані різні типи команд але в певних умовах ця технологія є плюсом. Інше достоїнство використання CISK архітектури що дозволяє спростити програму за рахунок підтримки команд множення і ділення. Максимальний розмір адресного простору для кожного типу пам'яті становить 64 Кбайта. Однак безпосередньо на кристалі МК 8051 АН розташовуються тільки 4 Кбайта ПЗУ і 128 або 256 байт реєстрового ОЗУ. МК сімейства MCS-51 мають відкриту архітектуру, тобто дозволяють підключати зовнішню пам'...
