ни переключаються одночасно. Інформаційний вхід першого тригера стає входом дозволу режиму рахунку Е (на рис. 4, а позначення входів для даного варіанту показано в дужках, а умовне зображення наведено на рис. 4, г). При E ' = 1 всі сигнали T ' I = 0, і лічильник знаходиться в режимі зберігання. При Е '= 1 встановлюється режим рахунку. p> Час перенесення і час встановлення тут такі ж, як і у асинхронного лічильника. Однак оскільки в асинхронному лічильнику протягом усього часу T УСТ йде безперервне (з затримкою t ЗД.СР ) перемикання тригерів, то для знімання інформації необхідно додатковий час, тобто збільшення періоду проходження вхідних імпульсів. У синхронному лічильнику тригери перемикаються одночасно (по счетному імпульсу) і лише потім відбувається перенесення в ланцюзі логічних елементів. Значить, для знімання інформації додаткового часу не потрібно - можна використовувати час T ПРОВ . У цьому сенсі швидкодію синхронного лічильника вище, ніж асинхронного. h1> 4. Лічильники й подільники з коефіцієнтом перерахунку, відмінним від 2 n
Великого поширення набули лічильники і подільники з K n в‰ 2 n . Так, в цифрових індикаторних пристроях домінують двійковій-десяткові лічильники (K n = 10).
Принцип побудови лічильників з K n в‰ 2 n зводиться до наступного. Беруть таке число n тригерів, щоб виконувалася умова
.
Потім схемним шляхом виключають 2 n -K n , надлишкових станів. Найчастіше виключають старші стану, рідше - молодші або проміжні. Робиться це або за допомогою дешифратора певного стану, який своїм вихідним сигналом примусово встановлює лічильник в початковий стан, або за допомогою зворотних зв'язків між тригерами.
На рис. 5 наведено приклад декадного (двійково-десяткового) лічильника з виключенням старших надлишкових станів.
Початковий стан у нього нульове: A 0 {0000}. При надходженні вхідних імпульсів рахунок йде як у звичайному двійковому лічильнику. Як тільки встановлюється стан A 10 {1010}, на виході елемента І, що грає роль дешифратора, виробляється сигнал y = Q 1 Q 3 = 1, і лічильник примусово переводиться в початковий стан A 0 .
В
Рис. 5
Прикладом використання зворотних зв'язків для виключення надлишкових станів може служити ІС 133ІЕ2 (рис. 6, а). Вона містить T-тригер D1 і двійковій-пятерічние лічильник на тригерах D2, D3, D4. Завдяки зворотного зв'язку з виходу Q 3 тригера D4 на вхід J тригера D2, а також зворотного зв'язку в самому тригері D4 (з виходу Q 3 на вхід К), забезпечується відповідно блокування дії п'ятого рахункового імпульсу на тригер D2 і установка тригера D4 п'ятим імпульсом у нульовий стан (рис. 6, б). Таким чином, після п'ятого імпульсу виходить A 0 {000}. br/>В
Рис. 6
Якщо вихід Q 0 тригера D1 з'єднати зі входом +1 СТ, а рахункові імпульси подавати на вхід +1 Т, то лічильник стає двійковій-десятковим з K n = 10.
Як зазначалося раніше, принцип побудови дільників в чому аналогічний принципу побудови лічильників. Вони мають, як правило, один вихід, на якому за інтервал перерахунку з'являється імпульсів у коефіцієнт ділення разів менше, ніж поступають на вхід
.
Виділяються ці імпульси за допомогою дешифратора станів.
Міняти коефіцієнт K СПРАВ у делителях можна так само, як лічильниках з K n в‰ 2 n , тобто шляхом виключення різного числа надлишкових станів, а й програмно - за допомогою зовнішніх керуючих сигналів. Такий спосіб реалізований, наприклад, в ІС 564ІЕ15. Вона дозволяє отримувати До СПРАВ = 3 ... 21327 з кроком одиниця. p> Знайшов поширення також спосіб, при якому коефіцієнт перерахунку лічильника, становить основу дільника, не змінюється, а виконуються вибір дешифраторів, налаштованих на виділення різних станів лічильника. Даний спосіб побудови дільників ілюструється на прикладі ІС 133ІЕ8 (Рис. 7). br/>В
Рис. 7
Дільник складається з шестирозрядна двійкового лічильника з паралельним перенесенням, дешифраторів станів на ЛЕ1 ... ЛЕ6, виходи яких об'єднані в один вихід y елементом АБО-НЕ (ЛЕ7), а також дешифратора-формувача сигналу переносу CR і допоміжних логічних елементів. Кожен дешифратор включається в роботу при подачі на нього керуючого сигналу K ' i = 1.
Дешифратори налаштовані на виділення неоднакових станів. Наприклад, дешифратор на ЛЕ1 виділяє стану 0, 2, 4 і т.д. через 2, на ЛЕ2 - 1, 5, 9 і т. д. через 4 на ЛЕ3 - 3, 11, 19 і т.д. через 8. Тому сигнали (Імпульси) на виходах дешифраторів в часі не збігаються, і на загальному виході y виходить їх сума. p> Таким...
