фметічні и логаріфмічні операции, а такоже трігонометрічні Функції з скроню точністю.
Дешифратор інструкцій (команд). Аналізує інструкції з метою віділення операндів и адреса, за Якими розміщуються результати. Потім слід ПОВІДОМЛЕННЯ ІНШОМУ Незалежності пристрою про том, что необходимо сделать для виконан інструкції. Дешифратор допускає виконан декількох інструкцій одночасно для завантаження усіх віконуючіх устройств.
Кеш-пам ять. Особлива вісокошвідкісна пам ять процесора. Кеш вікорістовується як буфер для прискореного обміну Даними между процесором и оперативною пам яттю, а такоже для зберігання Копій інструкцій и даних, Які недавно вікорістовуваліся процесором. Значення з кеш-пам яті вітягаються прямо, без звертання до ОСНОВНОЇ пам яті. При вівченні особливая роботи програм Було Виявлено, что смороду звертають до тихий чі других областях пам яті з різною частотою, а самє: коміркі пам яті, до якіх программа Звертайтесь недавно, швидше за все, будут вікорістані вновь. Припустиме, что мікропроцесор здатно зберігаті копії ціх інструкцій у своїй локальної пам яті. У цьом випадка процесор зможите КОЖЕН раз використовуват копію ціх інструкцій течение Усього циклу. Доступ до пам яті знадобітіся на самому качана. Для зберігання ціх інструкцій необхідній зовсім Невеликий ОБСЯГИ пам яті. Если інструкції у процесор надходять й достатньо Швидкого, то мікропроцесор НЕ буде втрачають годину на Очікування. Таким чином заощаджуватіся годину на виконан інструкцій. Альо для самих швідкодіючіх мікропроцесорів цього недостатньо. Рішення даної проблеми Полягає в поліпшенні организации пам яті. Пам ять усередіні мікропроцесора может працювати зі швідкістю самого процесса.
Віді процесорної пам яті:
Кеш Першого уровня (L1 cache). Кеш-пам ять, что находится усередіні процесора. Вона швідше всех других тіпів пам яті, но менше за ОБСЯГИ. Зберігає зовсім недавно використаних інформацію, яка может буті Використана при віконанні коротких програмних ціклів.
Кеш іншого уровня (L2 cache). Такоже находится усередіні процесора. Інформація, что зберігається в ній, вікорістовується рідше, чем інформація, что зберігається в кеш-пам яті Першого уровня, альо потім на внутрішню за ОБСЯГИ пам яті ВІН более. Такоже в Сейчас годину в процесорах вікорістовується кеш третього уровня.
Основна пам ять. Набагато более за ОБСЯГИ, чем кеш-пам ять, и значний Менш швідкодіюча.
Багаторівнева кеш-пам ять дозволяє знізіті вимоги найбільш продуктивних мікропроцесорів до швідкодії Основний дінамічної пам яті. Так, если скоротіті годину доступу до ОСНОВНОЇ пам яті на 30%, то Продуктивність добро сконструйованої кеш-пам яті підвіщітіся только на 10-15%. Кеш-пам ять, як известно, может й достатньо сильно впліваті на Продуктивність процесора в залежності від типу віконуваніх операцій, однак ее Збільшення зовсім НЕ обов язково принесе Збільшення Загальної продуктівності роботи процесора. Всі поклади від того, наскількі приложение оптімізованій під Дану структуру и вікорістовує кеш, а такоже від того, поміщаються чі Різні сегменти програми в кеш Цілком або Шматко.
Кеш-пам ять НЕ только підвіщує швідкодію мікропроцесора при операции читання з пам яті, но в ній такоже могут зберігатіся значення, запісувані процесором в основнову пам ять; Записатись ЦІ значення можна буде пізніше, коли Основна пам ять буде НЕ зайнятості. Така кеш-пам ять назівається кешем зі зворотнього запису (write back cache). Ее возможности и принципи роботи помітно відрізняються від характеристик кеша з наскрізною записом (write through cache), Який бере доля только в операции читання з пам яті.
Шина - це канал Пересилання даних, вікорістовуваній спільно різнімі блоками системи.
Із зовнішнімі прилаштувати мікропроцесор может «спілкуватіся» Завдяк шинам адреси, даних и управління, Виведення на СПЕЦІАЛЬНІ контакти корпусу мікросхеми. Варто Зазначити, что розрядність внутренних регістрів мікропроцесора может НЕ збігатіся з кількістю ЗОВНІШНІХ вісновків для ліній даних. Інакше Кажучи, мікропроцесор з 32-розрядно регістрамі может мати, например только 16 ліній ЗОВНІШНІХ даних. ОБСЯГИ фізично адресується мікропроцесорної пам'яті однозначно візначається розрядністю зовнішньої шини адреси як 2 у степені N, де N - Кількість адресних ліній.
Малюнок 3 Мікропроцесорна шина
Шина может являти собою набор провідніх ліній у друкованій платі, проводу, пріпаяні до виводів троянд ємів, у Які вставляються друковані плати, або плоский кабель. Інформація передається по шіні у виде груп бітів. До складу шини для шкірного біта слова может буті передбача окрема лінія (паралельна шина), або всі біті слова могут послідовно в часі використо...
