/p>
На практиці характеристика тригера зміщується зазвичай вліво або вправо (рис. 5.1). Зазначене забезпечується підведенням до інвертується входу ОП смещающего напруги Eсм. Перемикання схеми відбувається при рівності потенціалів входів ОУ U1 і U2, звідки
Рис. 6.2. Релейний елемент на основі схеми інвертуючого тригера зі зміщеною характеристикою
У виразі (5.1) Eсм - алгебраїчна величина, тобто при позитивному Eсм петля гістерезису зміщується вліво від осі ординат, а при негативному - вправо, чому відповідає рис. 5.1.
При проектуванні тригера Шмітта необхідно вибрати струм ОУ Iд дільників R19, R20, R21, R22, набагато перевершує вхідний струм ОУ Iвх, що забезпечує відсутність впливу режиму роботи ОУ на пороги перемикання Uср, UВ. При заданому струмі iд справедливі співвідношення:
Рішення системи рівнянь (5.1) спільно із зазначеними умовами дозволяє однозначно знайти необхідні значення опорів R19, R20, R21, R22.
При цьому
У виразу (5.3) входять арифметичні значення Uср, Uв, Eсм, що відповідає
k1 gt; 0, k2 gt; 0 при всіх можливих умовах.
Маємо Uср=2,86 В, Uв=2,43 В, Eсм=- 15 В, Us=14В, iвх=0,4 мкА (для ЗУ типу К140УД7). Приймаємо iд=100 * iвх=40 мкА.
Приймаємо R19=4,42 кОм, R20=348 кОм, R21=56,2 кОм, R22=316 кОм.
Стабілітрон VD3 необхідний на виході релейного блоку для узгодження рівнів, тому подальшим елементом є ІМС серії К1533, і тому потрібно отримати однополярное напруга на виході блоку. В якості стабілітрона вибираємо КС147А, що має напругу стабілізації 4,1 - 5,2 В. Опір R23 вибираємо достатнім для забезпечення режиму стабілізації VD3. Приймаємо R23=1,5 кОм.
7. ЛОГІЧНИЙ БЛОК
Логічний блок призначений для формування сигналу на його виході при певному, заздалегідь заданому алгоритмі вхідних сигналів. При цьому вхідні і вихідні сигнали формуються у вигляді логічного 0 або 1, а кількість їх може досягати будь-якого цілого числа.
Для побудови ЛБ скористаємося апаратним принципом. Його сутність полягає у використанні для побудови ЛБ дискретних інтегральних мікросхем (ІМС), монтажно-з'єднаних між собою певним чином. Такі ЛБ носять назви пристроїв з жорсткою логікою.
Алгоритм роботи ЛБ заданий у вигляді таблиці істинності (табл. 6.1), де x1, x2, x3, x4, x5 - вхідні логічні змінні, y - вихідна логічна змінна.
Таблиця 6.1
x5x4x3x2x1y000011000111001011001110010011010110011010011110100011100111101011101111110010110111111010111111
Знайдемо логічну функцію і зробимо її мінімізацію за допомогою карти Карно (табл. 6.2).
Таблиця 6.2
x2x3 x5x400011110001110011000111111100101
На основі мінімізованої логічної функції будуємо ЛБ.
Рис. 7.1 Структурна схема ЛБ на логічних елементах серії К561 4 ел.2І-НЕ, 3ел.3І-НЕ, 2 ел.4І-НЕ, а також 1ел.3І, і 2 ел.2І.
8. Розрахунок аналогового елемента витримки часу
рис.8.1 Аналоговий елемент витримки часу
На рис. 8.1 представлений ЕВР з використанням заряду конденсатора. У вихідному стані, коли VT1 ??закритий, конденсатор розряджений. При відкритті транзистора VT1 конденсатор C4 заряджається по експоненті через опір R24. При досягненні Uc напруги спрацьовування Uср з'являється сигнал на виході ОП U вих і витримка часу закінчується. Реагуючим елементом є ЗУ типу К140УД7. В якості вихідних даних беремо час витримки tB ЕВР, рівне 0,4 с.
Інверсний вхід ОП підключається до времязадающей ланцюга, а інший вхід - до дільнику опорного напруги.
Розрахунок дільника опорного напруги.
Струм, відгалужується від дільника в ОУ, повинен бути набагато менше струму дільника:. На практиці , . Тоді опір подільника опорного напруги
Опір нижнього плеча дільника розрахуємо, виходячи з необхідного опорного напруги Uоп:.
;
;
Приймаємо R26=1,40 МОм, R27=2,37 МОм.
Після розрахунку опорів дільника уточнимо значення Uоп:
.
Розрахунок времязадающей ланцюга.
Опір времязадающей ланцюга R25 розрахуємо виходячи із забезпечення вхідного струму ОУ iвх в момент його спрацьовування:
,
де Uср »Uоп - напруга на конденсаторі C4 при спрацьовуванні НІ,
iут=iут1 + iут2,
iут1=0,5 мкА - струм Iк0 транзистора VT1 КТ 345а,
iут2=0,4 мкА - вхідний струм ОУ.
Тоді
;
Приймаємо R25=6,19 МОм.
Ч...
