правила перетворення таких чисел (додавання, віднімання і т. Д.). Доведеться враховувати, що після числа 10012 (1010) в такій системі йде число 00002 (010) і перенесення в наступну тетраду.
Дешифратор з більш, ніж трьома входами даних, виконаних у вигляді окремих мікросхем, практично не виробляють, так як вони мали б неприпустимо велику кількість висновків. Однак наявність входів вибору мікросхеми дозволяє каскадувати дешифратори. На малюнку наведена схема дешифратора з п'ятьма входами даних і тридцятьма двома виходами. Дешифратор зібраний за схемою каскадування. Для побудови такої схеми знадобився одне дешифратор на два входи і чотири дешифратора на три входи.
Дешифратор широко застосовуються в мікропроцесорній техніці. І головне їх застосування - це забезпечення можливості підключення декількох регістрів або комірок пам'яті до однієї шині даних.
Схема дешифратора з п'ятьма входами даних і тридцятьма двома виходами
Приклади мікросхем дешифраторів
Мікросхема ІДЗ має чотири адресних входу 1, 2,4, 8, два інверсних входу стробування S, об'єднаних за І, і 16? виходів 0-15 Якщо на обох входах стробування лог. 0, на тому з виходів, номер якого відповідає десятковому еквіваленту вхідного коду (вхід 1 - молодший розряд, вхід 8 -старший), буде лог. 0, на інших виходах - лот. 1. Якщо хоча б на одному з входів стробирования S лог. 1, то незалежно від статків входів на всіх виходах мікросхеми формується лог. 1.
Наявність двох входів стробирования істотно розширює можливості використання мікросхем. З двох мікросхем ІДЗ, доповнених одним інвертором, можна зібрати дешифратор на 32 виходу.
Дешифратор на 64 виходу збирається з чотирьох мікросхем ІДЗ і двох інверторів
Дешифратор на 256 виходів - з 17 мікросхем ІДЗ
Мікросхема ІД4 місти?? дві дешифратора на чотири виходи кожен з об'єднаними адресними входами і розділеними входами стробування Балка 0 на виходах першого (верхнього за схемою) дешифратора формується (аналогічно ІДЗ) лише за наявності на обох стробирующих входах лог 0.Соответствующее умова для другого дешифратора - наявність на одному з його входів стробирования лог 1 (висновок 1), а на іншому - лог 0 (висновок 2). Така структура мікросхеми дозволяє використовувати її в різних варіантах включення.
Наявність трьох входів стробирования дозволяє простими засобами об'єднувати мікросхеми для нарощування розрядності дешифратора. Три мікросхеми ІД7 можна об'єднати в дешифратор на 24 виходу без додаткових елементів (з'єднання мікросхем DD1 -DD3), чотири мікросхеми та інвертор - в дешифратор на 32 виходу. Доповнивши схему ще чотирма мікросхемами ІД7 і інвертором, можна отримати дешифратор на 64 виходу.
Мікросхема К555ІД6 - неповний дешифратор двійково-десяткового коду 1-2-4-8. Як і мікросхема К155ІД1, вона має чотири адресних входу 1,2,4,8, але її десять виходів 0-9 виконано за стандартною схемою. При подачі на входи 1, 2 4,8 коду чисел 0-9 на тому виході, номер якого відповідає десятковому еквіваленту вхідного коду, з'являється лог. 0, на інших виходах лог. 1: при вхідних кодах, відповідних числам 10-15, на всіх виходах - лот. 1.
Технічне завдання
Розробити топологію дешифратора у відповідності зі схемою, наведеною на рис. КП.3.
Рис. КП.3. Схема дешифратора відповідно до варіанта курсового проекту
Параметри:
мінімальний топологічний розмір - 90 нм;
відношення ширини до довжини каналу транзисторів з електронною
провідністю - 3;
відношення ширини до довжини каналу транзисторів з доречний
провідністю - 7;
максимально допустима площа топології - 30000 мкм2;
максимально допустиму кількість шарів металізації - 3.
Розробка топології дешифратора в програмі MicroWind 3.1
Розробка топології фрагментів інтегральної схеми
КМОП-інвертор
Топологія інвертора
КМОП «І-НЕ»
Топологія елемента І-НЕ
Топологія дешифратора відповідно до варіанта курсового проекту
Результат моделювання
Перевірка виконання правил проектування
За диаграммам видно, що пристрій працює без помилок і перешкод...
