p align="justify"> Дані, Які пріймаються або передаються через паралельний порт надходять на виводи D 7 ... 0, Які з єднуються з ШД и становляит молодший байт цієї шини. Кожна з двох ВІС паралельного порту з єднується з періферійнімі прилаштувати трьома шинами, Які підключено до виводів РА 7 ... 0, РВ 7 ... 0 и РС 7 ... 0, Які могут працювати у різніх режимах [3], а для обміну сигналами квітування слугують виводи Н 4 ... 0.
Так як, у якості таймеру вікорістовується така ж ВІС, як и у паралельних порту, то Підключення віконується аналогічно, лишь вихідні сигналіз формуються только на виводами РС 7 ... 0.
ПАП/П может буті зреалізованій помощью ВІС МС68681 фірми Motorola, яка є подвійнім асинхронним приймачем-передавача (DUART - Dual asynchronous Receiver/transmitter) i слугує для организации двох незалежних послідовніх асинхронних дуплексності каналів обміну (А та В) Із зовнішнімі прилаштувати; такоже за его помощью існує можлівість организации обміну СЛУЖБОВИХ інформацією через 6-розрядно паралельний порт приймання и 8-розрядно паралельний порт Введення-Виведення информации. Більш доповідну описание цієї ВІС наведено у [3]. Логічна структура блоку наведена на рис. 2.7.
Вибір блоку ПАП/П відбувається сигналом BACK3 #, Який формується ВІС FPGA. На схемі показано Підключення двох ВІС ПАП/П (DD6, 7), что дает змогу організуваті Чотири незалежних дуплексних каналів зв язку (TDA, RDA, TDB, TDB). Вибір одного з двох ВІС ПАП/П здійснюється аналогічно попередня блоку, с помощью дешифратора DD2.
Малюнок 2.7 - логічна структура блоку послідовного порту
3. Вимоги до оформлення комплексного Завдання
Комплексне Завдання віконується рукописних або машинописним способом на одній сторонці Паперове аркуша формату А4 (210х297) по ДСТ 27301-68. Всі сторінки нумеруються, починаючі з Другої у верхньому правому куті.
Склад пояснювальної записки:
. Титульний аркуш.
. Зміст.
. Завдання.
. Вступ.
. Розробка структурної и логічної схем мікропроцесорної системи
. Висновок.
. Список використаної літератури.
Всі малюнки віконуються вручну або за помощью технічних засобів (принтера ТОЩО) на білому папері або міліметровому папері форматів А4 або А3 або А2.
Список ОСНОВНОЇ використаної літератури
Шагуріна І.І. Сучасні мікроконтролери та мікропроцесори Motorola raquo ;: Довідник/І.І. Шагуріна - М .: Гаряча лінія - Телеком, 2004. - 952 с.
Антонов О.С., Хіхловська І.В. Обчислювальна техніка та мікропроцесорі. Навчальний посібник. Частина 1. - Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2008. - 262 с .: іл.
Антонов О.С., Хіхловська І.В. Обчислювальна техніка та мікропроцесорі. Навчальний посібник. Частина 1. - Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2008. - 200 с .: іл.
Ніколенко І.М., Нікіфоров Ю.О., Паску Д.Г. Методичні вказівки до виконан курсової роботи МІКРОПРОЦЕСОРНА СИСТЕМА М68000 raquo ;.- Одеса: Вид. центр ОНАЗ ім. О.С. Попова, 2011. - 65 с .: іл.
Додаток
приклада виконан комплексного Завдання
Перед Виконання курсової роботи та патенти обов язково опрацювати положення розділу 2 Посібника ї відповідні розділи додаткової літератури, Які згадуються у Цьом Посібнику.
Для побудування узагальненої структурної та патенти візначіті Кількість ВІС, Які будут використовуват у Кожній з підсістем МПС, відповідно до Завдання. Припустиме, что відповідно Завдання та патенти побудуваті МПС з Наступний параметрами:
Вважаємо, что ОЗП будемо будуваті з ВІС типом АМ21С512, яки мают завданні організацію - 64К? 8, а ПЗП - з ВІС типом АМ27С512.
. 1 Кількість ВІС для побудування ОЗП візначається таким чином:
Таким чином, для побудування ОЗП необходимо Всього 12 ВІС типом АМ21С512, Які будут розподілені по чотірьох блоках пам яті, КОЖЕН з якіх буде вміщуваті по 3 мікросхеми.
. 2 Кількість ВІС для побудування ОЗП візначається таким чином:
Таким чином, для побудування ОЗП необходимо Всього 4 ВІС типом АМ27С512, Які будут розподілені по чотірьох блоках пам яті, КОЖЕН з якіх буде вміщуваті по 1 мікросхемі.
. 3 Блок паралельного інтерфейсу будемо будуваті з використанн ВІС типом МС68230, шкірні з якіх может Забезпечити роботу трьох незалежних 8-розрядно паралельних портів....
