тратора. У процесорі є 6 когерентних зв'язків, кожна з 14 бітами в кожному напрямку, досягаючому 9.6 Гбіт/с. Кожен кадр має 168 бітів, таким чином, максимальна частота кадрів - 800 мільйонів кадрів на секунду. SPARC T3 має два контролери когерентних зв'язків (Coherence Unit). Кожен включає два модулі когерентності і упорядкування (COU), три модулі структурування зв'язків (LFU) і перехресну панель (CLX) між COU і LFU. Кожен COU взаємодіє з двома парами банку L2. Когерентні зв'язку запускають протокол когерентності кешу по FB-DIMM, як фізичний інтерфейс. Швидкість звернення до пам'яті в SPARC T3 була збільшена до 6.4 Гбіт/с, у той час як у процесора UltraSPARC T2 Plus - 4.8 Гбіт/с і 4.0 Гбіт/с - у UltraSPARC T2. p align="justify"> Процесор SPARC T3 може підтримувати реалізації з одним, двома і чотирма сокетами. Два сокета SPARC T3, також як і чотири сокета, з'єднуються шістьма когерентними зв'язками процесорів, не вимагаючи при цьому ніякої додаткової схеми. br/>
Ядро процесора SPARC T3
На малюнку 6 показано блок-схема одного SPARC ядра в процесорі SPARC T3. До 16 ядер підтримуються в процесорі. br/>В
Малюнок 4. Блок-схема ядра процесора SPARC T3. br/>
Компоненти, реалізовані в кожному ядрі, включають наступні.
Логічне пристрій переривання. Логічний пристрій переривання (TLU) оновлює техніку стан, а також обробляє виключення і переривання. p align="justify"> Модуль виклику команди. Модуль виклику команди (IFU) включає кеш інструкції на 16 Кбайт (32-байтові рядка, асоціативний набір з 8 каналами) і повністю асоціативний буфер пошуку перетворення інструкції з 64 записами (ITLB). p align="justify"> Цілочисельний модуль виконання. Два цілочисельних модуля виконання (EXU) надаються на ядро ​​з чотирма потоками, спільно використовують кожен модуль. Вісім реєстрових вікон надаються на потік з 160 цілочисельними регістровими файлами (IRF) запису на потік. p align="justify"> Плаваюча точка/графічний модуль. Плаваюча точка/графічний модуль (FGU) надається в межах кожного ядра і це спільно використовується всіма вісьмома потоками, присвоєними ядру. Тридцять два записи реєстрового файлу з плаваючою точкою надаються на потік. Реалізується сплавленому інструкція Mul/Add з плаваючою крапкою. p align="justify"> Потоковий процесор. Кожне ядро ​​містить потоковий процесор (SPU), який забезпечує криптографічну спільну обробку. p align="justify"> Блок управління пам'яттю. Блок управління пам'яттю (MMU) забезпечує апаратний табличний обхід (HWTW) і підтримує сторінки на 8 Кбайт, на 64 Кбайта, на 4 Мбайта і на 256 Мбайт. p align="justify"> Блок завантаження-збереження. Блок завантаження-збереження (LSU) включає в себе кеш даних на 8 Кбайт (16-байтові рядка, асоціативний набір з 4 каналами) і повністю асоціативний буфер пошуку перетворення даних з 32 записами (DTLB). br/>
