nclude «C: Program Files Tanner EDA T-Spice 11.0 models ml2_125.md»
. tran 1e - 10 5e - 6 start=1e - 10
. print tran v (F1) v (F2) v (F3) v (F4) v (A) v (B)
* Main circuit: Module0F4 N6 Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u F4 N7 Gnd Gnd NMOS L=2u W=3.79u AD= 66p PD=24u AS=66p PS=24u N7 B Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u N6 A Gnd Gnd NMOS L=2u W=3.79u AD=66p PD =24u AS=66p PS=24u F3 B Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u F3 N6 Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u F1 A Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u F2 A Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS= 66p PS=24u F1 B Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS=24u F2 N7 Gnd Gnd NMOS L=2u W=3.79u AD=66p PD=24u AS=66p PS =24u N1 N6 Vdd Vdd PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uF4 N7 N1 N1 PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS= 24uN6 A Vdd Vdd PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uN7 B Vdd Vdd PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uN3 N6 Vdd Vdd PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uF3 B N3 N3 PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uN2 A Vdd Vdd PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uF2 N7 N2 N2 PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uN4 A Vdd Vdd PMOS L =2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uF1 B N4 N4 PMOS L=2.53u W=3.0u AD=66p PD=24u AS=66p PS=24uA Gnd bit ({+000000000000111111111111} pw =100n on=5.0 off=0.0 rt=10n ft=10n delay=0 lt=10n ht=10n) B Gnd bit ({+000000111111000000111111} pw=100n on=5.0 off=0.0 rt=10n ft=10n delay=0 lt =10n ht=10n) Vdd Gnd 10
· End of main circuit: Module0
В результаті моделювання отримаємо характеристику, представлену на малюнку 5.
Малюнок 5 - Вихідна характеристика схеми при подачі на входи різних комбінацій сигналів
. Топологічний креслення
Розробимо топологічний креслення заданої схеми в топологічному редакторі L-Edit САПР Tanner (малюнок 6).
Малюнок 6 - Топологічний креслення
Витягнемо текстовий опис з топології для перевірки її правильності. Отримаємо:
* Circuit Extracted by Tanner Research's L-Edit Version 11.12 / Extract Version 11.12;
* TDB File: C: sklf_tann PC-OTK.tdb
* Cell: Cell0 Version 1.03
* Extract Definition File: .. Program Files Tanner EDA L-Edit 11.1 samples spr example2 morbn20.ext
* Extract Date and Time: 06/26/2010 - 07:581 0 C=13.524fVDD 0 C=315.657fGND_3 0 C=260.654fGND_1 0 C=43.43fGND 0 C=43.43fGND_2 0 C =83.408f7 0 C=13.524f8 0 C=13.524fGND_4 0 C=43.43fB 0 C=62.99fA 0 C=56.996f12 0 C=13.524fVDD B GND_2 VDD PMOS L=3u W=3u AD=45p PD=30u AS =28.5p PS=19uGND_2 GND_2 1 VDD PMOS L=3u W=3u AD=28.5p PD=19u AS=21p PS=17u1 VDD VDD VDD PMOS L=3u W=3u AD=21p PD=17u AS=45p PS= 30uGND_3 B GND_2 GND_3 NMOS L=4u W=3u AD=45p PD=30u AS=27p PS=18uGND_2 GND_2 GND_2 GND_3 NMOS L=4u W=3u AD=27p PD=18u AS=27p PS=18uGND_2 VDD GND_3 GND_3 NMOS L =4u W=3u AD=27p PD=18u AS=45p PS=30uGND_1 GND_2 8 VDD PMOS L=3u W=3u AD=45p PD=30u AS=21p PS=17u8 A VDD VDD PMOS L=3u W=3u AD =21p PD=17u AS=45p PS=30uVDD A 7 VDD PMOS L=3u W=3u AD=45p PD=30...
