и забезпечують способи, якими компілятор передає процесору інформацію про умови переходу.
Інструкції передбачення переходів можуть використовуватися для передачі заздалегідь ознак цільового адреси та місця переходу. Компілятор спробує вказати, як повинен пророкує перехід - динамічно або статично. Процесор може використовувати цю інформацію для ініціалізації структур передбачення переходу, забезпечуючи гарне пророкування, навіть якщо стикається з цим переходом в перший раз. Це є перевагою для безумовних переходів або в ситуаціях, де компілятор має інформацію про ймовірне поведінці переходу.
При непрямому переході, регістр переходу використовується для зберігання цільового адреси. Інструкції пророкування переходу забезпечують ознака того, який регістр буде використовуватися в ситуаціях, коли цільовий адреса може бути обчислений заздалегідь. Інструкція передбачення переходу може також сигналізувати про те, що непрямий перехід є поверненням з процедури, дозволяючи ефективно використовувати структури передбачення стека виклику/повернення.
Підтримуються спеціальні переходи, завершення циклів (loop-closing) для прискорення рахункових циклів і модульно спланованих циклів. Ці переходи і пов'язані з ними інструкції пророкування переходів забезпечують інформацію, яка враховується для досконалого передбачення завершення циклу, тим самим, усуваючи дорогі втрати від неправильного передбачення переходів і скорочуючи витрати циклів.
1.8 Ротація регістрів
Модульне планування циклу аналогічно тому, як в апаратному конвеєрі функціональний пристрій починає наступну ітерацію з початку циклу до того, як закінчиться попередня ітерація. Ітерація роздроблена на стадії подібні стадіями, виконуваним на конвеєрі. Модульне планування дозволяє компілятору виконати ітерацію циклу швидше паралельно, аніж послідовно. Паралельне виконання безлічі ітерацій традиційно вимагає розгортання циклів і програмного перейменування регістрів. Архітектура Itanium допускає перейменування регістрів забезпечують кожну ітерацію своїм власним набором регістрів, тим самим, усуваючи потребу в розгортанні. Такий тип перейменування регістрів називається ротацією регістрів (register rotation). У результаті програмний конвеєр може застосовуватися для скорочення витрат для ширшої різновиди циклів, як для маленьких, так і для великих.
1.9 Архітектура роботи з плаваючою точкою
Архітектура Itanium задає роботу з плаваючою точкою відповідно з повною IEEE підтримкою для одинарного, подвійного і розширеного подвійного (80-бітного) типів даних. Дещо додано, наприклад об'єднана операція множення і додавання, функції мінімуму і максимуму, формат файлу регістрів з діапазоном більшим, ніж формат пам'яті з подвійною розширеної точністю. Здається 128 регістрів з плаваючою крапкою. З них 96 регістрів є ротованою (Не стековими) і можуть бути використані для модульного планування циклів. Безліч регістрів стану з плаваючою точкою забезпечує спекулятивність.
Архітектура Itanium має паралельні FP інструкції, які працюють з двома 32-бітними числами одинарної точності, розміщеними в одному FP регістрі паралельно і незалежно. Ці інструкції істотно збільшують продуктивність для FP чисел одинарної точності, при цьому збільшуючи продуктивність ігор і додатків, використовують тривимірну графіку.
1.10 Підтримка мультимедіа
Архітектура Itanium має мультимедіа інструкції, які звертаються до основних регістрів як до з'єднань елементів: восьми 8-бітовим, чотирьом 16-бітовим і двом 32-бітовим. Ці інструкції оперують з кожним елементом паралельно, незалежно від інших. Вони корисні для створення високошвидкісних алгоритмів стиснення/розпакування, які використовуються відео- і аудіо-додатками. Мультимедіа інструкції Itanium сумісні семантично з мультимедіа технологією MAX - 2 фірми НР, а також c інструкціями технології ММХ і SSE фірми Intel.
1.11 Підтримка в операційних системах моделі множинного адресного простору
Найбільш сучасні комерційні операційні системи використовують модель множинного адресного простору (Multiple Address Space - MAS ) з наступними характеристиками:
Захист між процесами підтримується шляхом поміщення кожного процесу в окремий адресний простір. Буфера трансляції адрес (Translation Look-aside Buffers - TLB ), які зберігають відповідність віртуальних і фізичних адрес часто потрібно скидати при перемиканні контексту процесу.
Деякі області пам'яті можуть розділятися процесами, наприклад області ядра і колективні бібліотеки. Більшість операційних систем ...
