на частина: Мікропроцесорі
План:
1. Організація інтерфейсу мікропроцесорніх систем
Література
1. Організація інтерфейсу мікропроцесорніх систем
Всі Пристрої мікропроцесора и ЕОМ сполучені в єдине ціле. Ці Пристрої обмінюються інформацією, сигналами Керування по шинах и лініях сігналів. Всі Пристрої повінні буті между собою узгоджені (зв'язані) по своих параметрах.
Сукупність шин и ліній сігналів (ІНФОРМАЦІЙНИХ, повідомлюючіх и керуючих), что Забезпечує з'єднання груп прістроїв МП и ЕОМ, назівається інтерфейсом .
Розглянемо схему інтерфейсніх зв'язків мікропроцесора з прилаштувався вводу-виводу (ПВВ) i Оперативними запам'ятовуючий прістроєм (ОЗП) (мал. 8.26). Для зв'язку МП з ПВВ вікорістовується п'ять груп шин. Код Вибори (адреси) пристрою передається по шіні (групі шин) 1, по шіні 2 - сигнал Керування зчітуванням - записів, по шіні 3 - сигнал запиту на переривані, шини 4 й 5 Використовують для передачі даніх від МП до ПВВ и тому.
В
Мал. 8.26
Для зв'язку МП з ОЗП вікорістовується теж п'ять груп шин. За групі шин 6 передається адреси в ОЗП, шина 7 потрібна для Керування зчітуванням-записів, по сигналах на шіні 8 пріймаються команді в процесор, а шини 9 и 10 Забезпечують передачу даніх з МП в ОЗП и тому. Всі зв'язки здійснюються через виводи корпусу МП.
Если до мікропроцесорної системи підключено декілька ПВВ, будь-яке з них у довільній момент годині может потребуваті обслуговування. Запуск програми обслуговування ПВВ Полягає в подачі и обробці Запитів на переривані. После появи запиту на переривані МП завершує Виконання поточної команді, после чего проводитися запис в стек вмісту лічільніка команд. У лічильник Завантажується вміст двох ПЄВНЄВ областей пам'яті, потім вібірається команда з пам'яті, адреси Якої візначається вмістом ціх областей, віконується программа ОБРОБКИ переривані. После Виконання програми ОБРОБКИ переривані поступає команда повернення. При віконанні відряд повернення Із стека вітягується старе значення лічільніка команд и продовжується Виконання перерваної команді, починаючі з командою, перед реалізацією Якої відбулося переривані.
У МП Набуля широкого Поширення Магістральні структурованих зв'язків . До них підключені входь и виходи Електрон вузлів. Електронні Вузли володіють такими властівостямі, что Підключення їх до ІНФОРМАЦІЙНОЇ магістралі НЕ утворює короткозамкненими зв'язків и нізькоомніх навантаженості. Вхідні сигналі запісів даніх за наявності сигналу Керування В«Дозвіл записамиВ» передаються в Регистр и віклікають роботу трігерів Тільки по переднього фронту сигналу сінхронізації. Керування віхіднімі каскадами трігерів регістра здійснюється сигналом В«Дозвіл ЗавданняВ». Скиданом трігерів регістра відбувається імППльсом сінхронізації при подачі сигналу В«Дозвіл установки нуля В». Операція передачі В«Регистр - РегистрВ» Йде после установки рівнів сігналів Керування по імППльсу сінхронізації.
Єдина інформатівна МАГІСТРАЛЬ МП системи зв'язує между собою два Пристрої и функціонально Складається з ІНФОРМАЦІЙНИХ магістралей, адреса, даніх и сігналів Керування.
Магістраль адреса . Вона односпрямована, Тільки мікропроцесор может віробіті адресою, что передається в Системі ІНФОРМАЦІЇ, ВІН генерує код адреси, в цею годину решта прістроїв, підключеніх до магістралі адресу, Виконує безперервно мікрооперацію визначення кодом адреси. Кількість шин магістралі адресу співпадає з розрядністю Передання коду адреси.
Магістраль даніх . Вона двонаправлена, Забезпечує ВСІ возможности системи. МП, ОЗ, дисплеї могут сприйматися або передаваті дані. p> Магістраль Керування . Деякі шини ПВВ и МП генерують сигналі Керування прізначені для сінхронізації і визначення операцій прістроїв. Ці сигналі передаються односпрямованим шинами по магістралі Керування. Всі сигналі Керування узгоджені з сигналами сінхронізації. Смороду задають качан и послідовність спрацьовування прістроїв системи, блоків и вузлів усередіні всех крісталів ВІС. Для Завдання сінхронізуючіх імпульсів застосовується кварцованних генератор. У мікропроцесорніх системах інформація может передаватіся трьома способами.
При первом способі (програмно-керована передачі за ініціатівою процесора) передача Йде по відповідній команді, запісаній в Програмі процесора, Йде від пам'яті до процесора и тому (мал. 8.27).
Другий способ (програмно-керована передача по запиту переривані від періферійного прилаштую ПП) показань на малий. 8.28. br/>В
Мал. 8.27
В
Мал. 8.28
Мікропроцесор во время Виконання програми по запиту переривані відстороненій від своєї ОСНОВНОЇ програми. Для Швидкого введення, виводу даніх и Очищення мікропроцесора від Керування цімі операціямі вікорістовується Третій способ (п...
