рямий доступ до пам'яті) (мал. 8.29). br/>В
Мал. 8.29
При прямому доступі до пам'яті здійснюється обмін Даними между ОЗП и ПП. Прямий доступ до пам'яті (ПДП) підвіщує ШВИДКІСТЬ вводу - виводу ІНФОРМАЦІЇ и Загальну Продуктивність МП системи. На вимогу процесора або ПП контролер ПДП задає розмір передаванням блоку даніх и область пам'яті, вікорістовуваної при передачі, формує адреси осередків ОЗП, что беруться доля в передачі, підраховує число байт, передавання через інтерфейс, и візначає момент завершення Операції вводу - виводу.
У мікропроцесорніх системах и МІКРОЕОМ, побудованіх на однокристальними 8 -, 16-розрядно мікропроцесорах К580 и К1810, вікорістовується системний інтерфейс І-41, спрощена структурна схема Якого наведена на малий. 8.30. Інтерфейс є уніфікованою шиною з функціонально об'єднаних ліній, по якіх передаються Необхідна інформація и сигналі Керування для Функціонування ЕОМ, и електроживлення.
В
Мал. 8.30
Інтерфейс містіть Всього 72 Лінії. З них 20 ліній адреси, 16 - даніх, 8 - запиту переривані, сигналіз Керування и ін. Ці Лінії розділені на три-шини: адреси з 16 лініямі для пам'яті місткістю 64 кбайт и з 4 резервними для Розширення місткості пам'яті; даніх з 8 двонаправленімі лініямі и 8 резервним для роботи з 16-розрядно МП; Керування з 36 лініямі.
У будь-який момент при передачі ІНФОРМАЦІЇ беруться доля два Пристрої (Одне з них передает, Інше пріймає). Передаючій Основний Пристрій - активний, задатчик. Приймальна додатковий Пристрій - пасивний, виконавець. Задатчик, починаючі (ініціюючі) передачу, займає шини інтерфейсу, віставляє адресою Виконавця на шину адреси, задає Напрям передачі (Вводу - виводу, читання - запис), відає інформацію віконавцеві або пріймає ее з нього.
задатчике могут буті ВСІ Пристрої, окрім пам'яті, а Виконавцю ВСІ Пристрої, підключені до інтерфейсу. Один и тієї ж Пристрій может буті и Виконавцю, и задатчиком. При зверненні до пам'яті процесор - задатчик, а при обробці запиту переривані - виконавець.
У МП-Системі может буті декілька джерел запиту переривані и того между Запитів повінні буті пріорітетні отношения. Блок пріорітетніх переривані (БПП) віділяє Із Запитів, что надійшли, найбільш ВАЖЛИВО, и по его сигналом МП, что управляє, тимчасово Припін Виконання поточної програми и передасть Керування іншій Програмі. Одночасно может вінікаті декілька Запитів переривані и звітність, візначіті найбільш пріорітетній. Це встановлює схема В«АрбітрВ». Схема Формування сігналів інтерфейсу (ФСІ) створює сигналі, підтверджуючі переривані, и сигналі для роботи адаптера.
Різноманітні Периферійні Пристрої сполучаються з МП-системою за помощью невеликого числа уніфікованіх інтерфейсніх ВІС. Шляхом програмування віконуваніх ними функцій досягається висока універсальність.
У простих випадка Використовують регістрі введенню, что адресуються, - виводи (їх назівають псуй). Перепрограмування їх обмеже. При керуванні пробачимо періферійнім прістроєм, что Виконує позбав декілька операцій, найбільш Ефективне ! застосування портів. Наприклад, управляти через порт періферійнім прістроєм можна командами вводу-виводу.
При побудові мікропроцесорніх систем вікорістовується магістрально-модульна організація . Вона Полягає в тому, что окремі Мікропроцесорні засоби віконані у вігляді закінченіх модулів ВІС, Які об'єднані в систему за помощью шин (магістралей), розділеніх прилаштувався (модулями) в часі при передачі ІНФОРМАЦІЇ. У них Використовують уніфіковані, тоб НЕ залежні від періферійніх прістроїв, команд вводу - виводу даніх. У спеціальніх блоках Керування (адаптерах и контролерів) уніфіковані дані и відряд перетворяться в коди и сигналі для окрем ПП. Периферійні Пристрої через них підключаються до загально шин мікропроцесора. p> Набір ліній и шин, схеми Підключення, сигналіз и алгоритми передачі ІНФОРМАЦІЇ створюють уніфікованій інтерфейс .
Різноманітні Периферійні Пристрої помощью невелікої кількості уніфікованіх інтерфейсніх ВІС сполучаються з мікропроцесорною системою. p> Ці ВІС програмовані по віконуваніх функціях. Смороду Універсальні. Функціональне призначення інтерфейсніх ВІС встановлюється подачею на них сігналів Керування приходять від датчіків (зовнішніх джерел), або від мікропроцесора, а такоже Шляхом комутації їх входів Керування. У простого випадка при керуванні пробачимо ПП Використовують буферні регістрі введенню, что адресуються, - виводу (псуй). Если ж мікропроцесорна система містіть складні Периферійні Пристрої, Які віконують багатая різноманітніх операцій, необхідні Периферійні програмовані Пристрої (ППА). У їх склад входити Регистр Керування. Мікропроцесор через нього здійснює програмоване Керування періферійнімі прилаштовані. ППА - універсальний засіб Керування, Яку может використовуват почти для всіх існуючіх періферійніх прістроїв вводу - виводу.
...
