бути зрушені вище до отриманого залишку і перевищувати рівень перетворення наступного етапу. Тому в даному прикладі необхідні тільки два компаратора на кожному етапі, крім останнього. На останньому етапі все ще потрібно 3 компаратора для виправлення вихідного сигналу. У цілому, якщо n - число вихідних бітів на етап, то на кожному рівні потрібно компараторів, крім останнього, на якому потрібен компаратор. В результаті дозвіл кожного етапу крім останнього одно біт. Якщо n = 2, як у нашому прикладі, дозвіл кожного рівня буде 1,5 біта і архітектура ідентична запропонованої Юсуфом (17 в списку літератури), тому що 1 бітний ADSC з доданим компаратором теж саме що 2 бітний ADSC без компаратора. Зменшення кількості компараторів зменшує загальну площу на кристалі і рассеиваемую потужність, а так само ємнісне навантаження на кожну схему вибірки/зберігання SHA. Це також скорочує необхідну кількість рівнів у ЦАП, що важливо, так як це сприяє збільшенню швидкості і зменшує його чутливість до ємнісний помилку. p>
Опис схеми
В
Рисунок 6 - Схема блок прототипу
На рис. 6 показана блок схема прототипу. Вона містить ядро ​​АЦП, логіку цифровий коригування та тактовий генератор. Для збільшення PSSR (коефіцієнт реакції живлячої напруги) і зменшення частих гармонійних спотворень, всі аналогові сигнали є повністю диференціальними. Припустимо, що всі етапи ідентичні з метою зменшення часу проектування. Сама основна архітектурна характеристика - індивідуальний дозвіл етапи. Вона визначає кількість етапів, необхідних для отримання дозволу 10-b, і встановлює значення міжкаскадного підсилення. Вибір оптимального дозволу етапу визначається двома факторами: швидкістю перетворення і лінійністю. Щоб охоплювати програми зі швидкісною передачею відео, потрібна швидкість перетворення 20 Msamples/s. Це відповідає періоду перетворення 50 нс, який розділений на дві неперекривающіеся фази рівної тривалості тактовим генератором. В результаті, час врегулювання операційного підсилювача має бути менше 25 нс. Крім того, коефіцієнт посилення при розімкнутому ланцюзі операційного підсилювача повинен бути більше 2000, щоб отримати лінійність 10-b в АЦП. Для досягнення цих вимог, повинно бути вибрано мінімальний дозвіл етапу, тому що при цьому буде мінімізовано необхідну Межкаскадная посилення, яке, у свою чергу, максимізує пропускну здатність, тому що в будь-яких технологіях посилення пропускної здатності обмежена. У теж час, однак, має бути присутня деяка надмірність для усунення ефекту нелінійності ADSC (АЦП низького дозволу) і Межкаскадная зміщення при повній лінійності. Щоб врівноважити ці проблеми, тут було вибрано дозвіл 1.5 b; це означає, що на кожному етапі є три можливих виводу. При Межкаскадная посиленні, що дорівнює двом, кожен етап привносить 1 b до повного розв'язання. Решта ВЅ b на кожному етапі - надлишкові. Логіка цифровий коригування усуває цю надмірність і виробляє висновок дозволом 10 b. br/>В ...
