ристрою, по шині 2 - сигнал управління зчитуванням - записом, по шині 3 - сигнал запиту на переривання, шини 4 і 5 використовуються для передачі даних від процесора до УВВ і від УВВ до МП. Зв'язок МП з ОЗУ також містить п'ять груп зв'язків, які необхідно забезпечити через висновки корпусу МП. По групі шин 6 передається адреса в ОЗУ, шина 7 потрібна для управління читанням/записом, за сигналами на шині 8 приймаються команди в процесор, а шини 9 і 10 забезпечують передачу даних з ОЗУ в МП і назад. p align="justify">
Інформаційні магістралі При проектуванні БІС і пристроїв на їх основі необхідно брати до уваги складність виконання розгалужених зв'язків між різними вузлами (блоками) і пристроями. Тому практично реалізовані й одержали широке поширення магістральні структури зв'язків, до яких підключені входи і виходи електронних вузлів (блоків). Інформаційна магістраль (МІ) являє собою сукупність провідників (шин) або кабелів, фізичні властивості яких забезпечують передачу високочастотних інформаційних сигналів. Електронні вузли (блоки), що підключаються до інформаційної магістралі, повинні мати певні властивості, інакше можливе утворення короткозамкнених зв'язків та низькоомних навантажень. br/>
В
Рис.5 Схема магістральних зв'язків трьох регістрів даних
Розглянемо приклад передачі даних у системі трьох 4-розрядних синхронізуються регістрів з інформаційними магістральними зв'язками, що дозволяє визначити загальні закономірності побудови подібних структур (мал. 5).
Вхідні сигнали запису даних А0-А3 передаються в регістр і викликають спрацьовування тригерів тільки на передньому фронті сигналу синхронізації при наявності керуючого сигналу Дозвіл запису РЗn. Якщо сигнал РЗn = 0, то сигнали вхідних даних не проходять на входи тригерів і тому не можуть змінити стан регістра. Вхідні опору для інформаційних входів Ai при цьому стають досить великими, їх паралельне підключення до шин магістралі даних не веде до яких-небудь проблем.
Вихідні інформаційні сигнали Q0-Q3 в розглянутих схемах формуються за допомогою керованих трирівневих каскадів, що виробляють вихідні сигнали логічних станів 0 , 1 і Виключено . Управління вихідними каскадами тригерів регістра здійснюється сигналом Дозвіл видачі РВ. При забороні видачі вихідних станів (РВ = 0) вихідні каскади переводяться в режим з високим вихідним опором. Тому паралельне підключення вихідних висновків регістрів до шин інформаційної магістралі також не породжує проблем. Скидання тригерів регістрів відбувається імпульсом синхронізації...
