при подачі сигналу Дозвіл установки 0 (РУ 0 ).
У розглянутій схемі дозволений тільки лише послідовна передача інформаційних сигналів. Тому, незважаючи на те, що всі входи регістрів підключені до шин магістралі і проходять по магістралі сигнали надходять на вхідні каскади всіх регістрів, запис здійснюється тільки в один регістр керуючим сигналом РЗn = 1 (принципових обмежень на одночасну запис однієї і тієї ж інформації в кілька регістрів немає). Однозначність інформаційних сигналів на магістралі при видачі інформації з регістрів забезпечується подачею тільки одного керуючого сигналу РВ = 1. p align="justify"> Керуючі сигнали РВ = 0 інших регістрів забезпечують ефективну електричну ізоляцію їх вихідних каскадів від шин інформаційних магістралей.
Операція передачі даних регістр-регістр здійснюється наступним чином. Розглянемо таблицю істинності (табл.1) регістрів з трирівневої вихідними станами.
Таблиця 1
РЗnРВРУ 0 Вихідна стан Гё < span align = "justify"> 1 0 Гё 1 1 1 01 0 0 Гё Q0 = Q1 = Q2 = 0 Qi = Ai (на задньому фронті С) Режим зберігання (сигнали С не діють) Відключено
Примітка: Знаком Гё відзначені сигнали, які можуть приймати значення або 0 , або 1 і не впливають на виконання тих функцій регістром , які визначені іншими керуючими сигналами.
Використовуючи таблицю істинності, визначимо умови передачі стану регістра даних РгД1 в регістр даних РгД3 (в умовній записи [РгД1? РгД3]):
В
Після установки рівнів керуючих сигналів передача інформаційного стану відбувається по імпульсу синхронізації.
При збільшенні числа регістрів (чи інших електронних блоків), підключених до магістралі, правильність роботи схеми не порушується, якщо дотримані правила проектування регістрів і схем управління ними.
Єдина інформаційна магістраль мікропроцесорної системи пов'язує між собою всі пристрої і функціонально складається з інформаційних магістралей, адрес, даних і сигналів керування.
Магістраль адрес
У простій мікропроцесорної системі тільки мікропроцесор може виробляти адреси переданої в системі інформації. Тому магістраль ...
