/>
x nm u (x) + r (x)=x + x 2 + x 3 + x 5 + x 7 + x 8 + x 14 =01110 1011000101.
Припустимо, що многочлен помилок e=110101100000000 , тоді буде прийнятий многочлен р=101000111000101 . Якщо р (х) розділити на g=101011 , то вийде залишок S (x) =1, ніж виявляється наявність помилки в прийнятій кодової комбінації.
Залишок S (x) від ділення р (х) на g (х) називається синдромом. Так як S (x)=p (x) + g (x) e (x), то синдром S (x) дорівнює залишку від ділення многочлена помилок е (х) на g (x). Таким чином, синдром, обчислений за прийнятим многочлену р (х), містить інформацію про вектор помилок. Виправлення помилок здійснюється в наступній послідовності:
а) р (х) ділиться на g (x), виходить залишок (синдром) S (x);
б) по S (x) знаходиться е (х);
в) складанням р (x) + е (х) виходить f ? (x).
Обчислення синдрому може бути реалізоване на регістрах з логічною зворотним зв'язком - синхронних пристроях, що складаються з пов'язаних між собою елементів затримки і логічних елементів. Обчислення синдрому здійснюється подачею коефіцієнтів многочлена на регістр, починаючи зі старших розрядів.
Кодування циклічного коду зводиться до множення вихідної комбінації u (х) на х п-т і додатку до неї залишку r (x) від ділення х п-т і (х) на g (x). При декодуванні обчислюється синдром S (x) шляхом ділення р (x) на g (x). Оскільки операція множення многочлена на х п-т означає додавання до цього многочлену (< i align="justify"> п-т) нулів, то ніякого спеціального пристрою для цього не потрібно. Розподіл многочлена на многочлен полягає в послідовному додаванні по модулю 2 дільника зі старшими ступенями діленого, потім зі старшими ступенями получившегося залишку до тих пір, поки ступінь залишку не стане менше ступеня дільника (додавання по модулю 2 збігається з відніманням).
Розподіл довільного многочлена на породжує многочлен g (х) ступеня ( n-т) може бути здійснено регістром з числом осередків ( n-т) і числом сумматоров, на одиницю меншим числа ненульових членів g (x). Місце включення суматори визначається структурою дільника g (x). Так, наприклад, для g (x)=1 + х 2 + x 4 + x 5 схема наведена не рис.4.
Рис. 4.
На вхід регістра надходить послідовність розрядів, починаючи з вищого, многочлена-діленого. Як тільки перший розряд цієї послідовності з'являється на виході, відбувається підсумовування по модулю 2 дільника і перших розрядів діленого, а в елементах пам'яті записується залишок. Потім при появі на виході першої одиниці залишку проводиться підсумовування дільника з цим залишком і т.д. Після запису в комірки пам'яті останнього розряду діленого в них виходить остаточний залишок. Операція поділу займає п +1 тактів, де n - ступінь діленого. Послідовність роботи схеми рис.4. представлена ??в таблиці нижче.
На основі розглянутого регістра з логічної зворотним зв'язком може бути побудоване кодує пристрій циклічного коду (рис.5).
Рис. 5.
Протягом перших ( n - m) тактів символи заповнюють лінію затримки ЛЗ і запам'ятовуючі елементи, потім протягом наступних ( m + 1) тактів відбувається...
