вліво, згідно станам роботи ІМС 133ІР13 (таблиця 3). Входи 2, 3, 5, 7, 9, 15, 17, 19 і 21 можна залишити вільними при такому включенні, тому вони не будуть впливати на роботу регістра.
Введення послідовно кожного розряду з виходу 18 (B0) DD3 буде осуществлятся при подачі високої тактового сигналу на синхровхід 11 (C) DD5. При цьому вводиться розряд записується в регістр і доступний по виходу 20 (Q7) DD5. Раз?? отрута який зберігався на виході 20 (Q7) до приходу синхроимпульса перезаписується і доступний по виходу 18 (Q6). Таким чином при кожному синхроимпульсу відбувається запис вводиться розряду і зсув вліво, тобто до виходу 4 (Q0) раніше записаних розрядів.
На синхровхід 11 (C) DD5 подається команда «ВВЕДЕННЯ i» (рівень логічної одиниці). Команда «ВВЕДЕННЯ i» поєднує в собі команди «ВВЕДЕННЯ D0», «ВВЕДЕННЯ D1» ... «ВВЕДЕННЯ D7». Дане об'єднання відбувається в блоці управління (БУ).
Введена інформація (сигнал D) надходить з виходів регістру DD5 в шестнадцатіразрядного шину.
Операційний блок (ОБ) реалізований на елементах DD4, DD6, DD7, DD9, R1 і R2.
Модуль МХрP реалізований на регістрі DD4 і резистори R1.
Порогове значення P, що зберігається в пристрої формується відповідної подачею рівня логічних одиниць від резистора R1 і подачею рівня логічних нулів (тобто заземлення) на входи 3, 5, 7, 9, 15, 17, 19 (D0, D1, D2, D3, D4, D5, D6, D7 відповідно) регістра DD4. Регістр включений в режимі паралельної завантаження даних. Цей режим задається подачею сигналів рівня логічної одиниці на інверсний вхід 13 (R) і входи 1 (S0), 23 (S1), згідно станам роботи ІМС 133ІР13 (таблиця 3). Сигнали рівня логічної одиниці формуються резистором R1. Входи 2 і 22 DD4 можна залишити вільними, вони не несуть впливу на роботу регістра при паралельній завантаженні.
Паралельне завантаження даних підготовлених на входах 3, 5, 7, 9, 15, 17, 19 DD5 відбувається при подачі високої перепаду на вхід 11 (C) DD4. Тобто при подачі синхроимпульса (команда «збереженою. P» рівня логічної одиниці) дані підготовлені на входах завантажуються в регістр і доступні на виходах 4, 6, 8, 10, 14, 16, 18, 20 (Q0, Q1, Q2, Q3, Q4 , Q5, Q6, Q7 відповідно) DD4.
Збережена інформація (сигнал P) надходить з виходів регістру DD4 в шестнадцатіразрядного шину.
Модуль МСрDіP реалізований на DD6, DD7 і R2.
ІМС 533СП1 призначена для порівняння двох чотирирозрядний чисел, але каскадує можна добитися і більшої розрядності чисел порівняння. Для порівняння восьмирозрядних чисел використовують послідовний спосіб нарощування розрядності, тобто коли виходи компаратора молодших розрядів підключені до керуючих входів компаратора старших розрядів. Таким чином виходи 7, 6 і 5 DD6 підключаються до входів 2, 3 і 4 DD7 відповідно. У компараторе DD6, порівняння молодших розрядів, розряди D0, D1, D2, D3 з шестнадцатіразрядного внутрішньої шини пристрої подаються на входи 10, 12, 13, 15 DD6 відповідно, а розряди P0, P1, P2, P3 на входи 9, 11, 14 , 1 DD6. У компараторе DD7, порівняння старших розрядів, розряди D4, D5, D6, D7 з шестнадцатіразрядного внутрішньої шини пристрої подаються на входи 10, 12, 13, 15 DD7 відповідно, а розряди P4, P5, P6, P7 на входи 9, 11, 14 , 1 DD7.
На керуючі входи компаратора, що здійснює порівняння молодших розрядів, тобто DD6, необхідно подати сигнали, відповідні рівності ще більш молодших розрядів, тобто сигнали нібито про рівність неіснуючих ще більш молодших розрядів. Для цього на вхід 3 DD6 подається рівень логічної одиниці від резистора R2, а входи 2 і 4 DD6 заземляются, тобто на них подається рівень нуля.
Компаратор DD7 може видавати три результати порівняння, на цих результатах і будуються модулі МФПрD lt;=P і МФПрD gt; P. Якщо сигнал D перевищує поріг P, то рівень сигналу на виході 5 DD7 буде одиницею, в іншому випадку нулем. Вихід 5 DD7 і є формуванням ознаки D gt; P (рівень логічної одиниці), залежно від результатів порівняння. Для формування ознаки D lt;=P використовуються виходи 7 і 6 DD7, які підключені до входів 1 і 2 ЛЕ АБО DD9.1 відповідно. При наявності одиниці на виході 7 або 6 DD7 формується ознака D lt; P або D=P відповідно, тобто при наявності однієї з цих ознак ЛЕ DD9.1 формуватиме ознака D lt;=P. Таким чином вихід 3 DD9.2 є формуванням ознаки D lt;=P (рівень логічної одиниці).
Невикористані в корпусі DD9 ЛЕ 2, 3 і 4 виводяться в стан найменшою споживаної потужності. Станом найменшою споживаної потужності для ЛЕ ІМС КР1531ЛЛ1 є одиниця, тому струм споживання в стані одиниці менше струму споживання в стані логічного нуля (таблицю 12). Для виведення ЛЕ АБО в стан одиниці потрібно подати хоча б одну одиницю на вхід. На входи 5 DD9.2, 10 DD9.3 і 12 DD9.4 подається...
