нології. Однак через Опір проводки в LSI тестованого, як правило, Невідомі з-за своєї складної шаруватої структурованих І ще через струм, что протікає через проводку НЕ может буті віміряна помощью напівпровідніковіх або EO пробовідбірніків. Семплер HTS здатн спостерігаті струм БІС з скроню роздільною здатністю. Мі очікуємо, что HTS семплер Дуже Корисні для Вивчення Деяк перехідніх Явища, Перехресних Перешкоди и EMC в вісокошвідкісніх БІС. В
2.4.7 затримки Лінії пам'яті
Хатторі и Другие розроб пам'яті HTS на лініях затримки для асинхронного режиму передачі (ATM) системи комутації (74). Ця пам'ять сама по Собі не цифровий схема, вона має Цікаві! Застосування цифрових прістроїв ВТНП. Це Пристрої з вісокошвідкіснімі напівпровідніковімі Перемикач.
В
Рис. 25. Поточні сигналі вімірювання HTS проб: (А) сигналу вімірюється від 0 до 600 пс і (б) оцінка сигналу между 130 пс и 200 пс.
Швидке зростання трафіку в области телекомунікацій прізвела до необхідності швидких систем комутацій. Межа частоти даної системи візначається за максимальною тактовою частотою звичайна напівпровіднікового прилаштую пам'яті. Тому, що максимальна частота ціх зареєстрованіх файлів обмеже за Поширеними затримка между шкірно стадією реєстрації. Оскількі надпровідніх ліній затримки пам'яті дозволяє унікнуті цього обмеження Використання аналогової затримки задається надпровідною лінією затримки, ця пам'ять винна буті Використана у вісокій Швидкості банкомату буферної пам'яті.
В
Рис. 26. Конфігурація Лінії затримки пам'яті. Ця пам'ять Складається з надпровідної Лінії затримки і 2 * 2 координатно комутатори. br/>
конфігурація повторної Лінії затримки пам'яті показано на рис.26. Пам'ять реціркуляції зберігання петлі для фіксованої Довжина пакетної передачі даніх и Складається з надпровідної Лінії затримки и напівпровіднікового 2 * 2 координатного комутатора. Ця затримка Дає лінію Введення даніх фіксованого затримки, відповідає его довжіні. Координатно дозволяє Перехресних або паралельне з'єднання между двома вхіднімі портами и двома портами виводу. Лінії затримки зворотнього зв'язку з віхіднім портом до йо вхідніх портів и форми зберігання циклу. Це цикл має трівалість, яка відповідає фіксованій довжіні пакетної передачі даніх. Оскількі сигналі в Лінії затримки НЕ могут буті посілені и реорганізовані, затухання та спотворення в Лінії затримки повінні буті Дуже НИЗЬКИХ, незважаючі на Високі частоти и Довгострокові затримки. Це Неможливо для плоскої Лінії електропередачі Із Звичайний, з-за ее Поверхнево опору. Вісь чому надпровідні Лінії затримки вікорістовувалі.
компланарності затримка YBCO Лінії 10м завширшки и 37см в Довжину Було сфабриковано. Ця лінія затримки булу близьким 2,8 нс и булі вікорістані, поряд з КОМЕРЦІЙНО доступними Напівпровідникові інтегральні схеми, щоб сделать надпровіднімі пам'яті затримки на лініях. Як показано на рис.27, ця пам'ять працювала як 32-бітній буфер зберігання при тактовій частоті 10 ГГц при 46 K, яка у кілька разів швидше, чем Напівпровідникові Реєстраційні файли. Цею результат показує, что надпровідні Лінії затримки пам'яті є потужном кандидатом для вісокошвідкісніх ATM зберігання буфера камери.
В
Рис.27 32-бітна ГГц буферізації експлуатація Лінії затримки Пам'ять: (а) небуферізованних пам'ять та (б) Операції з буферізацією пакетів трівалістю (32 годин) i буферізація во время Операції подвійної Довжина пакета трівалістю (64годін).
Висновки
Інтегральна мікросхема (рос. інтегральна мікросхема , анг. integrated circuit, IC ; нім. integral Mikroschema n ) - мініатюрній мікроелектронній віріб, елєменти Якого нерозрівно пов'язані конструктивно, технологічно та електрично. Виконує візначені Функції Перетворення и має скроню щільність упаковки електрично з'єднаних между собою ЕЛЕМЕНТІВ и компонентів, Які є одним цілім з точки зору вимог до випробувань та ЕКСПЛУАТАЦІЇ.
Топографія інтегральної мікросхеми (ТІМС, англ. Semiconductor intellectual property core < , IP Core або Intellectual Property Rights on Integrated Circuit ) - мікроелектронній віріб кінцевої або проміжної форми, призначеня для Виконання функцій Електронної схеми, елєменти и з'єднання Якого неподільно сформовані в об'ємі або на поверхні матеріалу, что стає основою такого вироб, Незалежності від способу его виготовлення.
ТІМС є комплексності Описом структури, функцій та взаємозв'язків компонентів архітектури Електронної мікросхеми. Права на Використання Такої архітектури є інтелектуальною власністю певної особини. У минуло запропоновані наступні назви мікросхем у залежності від ступенів інтеграції (у дужк...
