ія виробництва, вісім повноцінних самостійних ядер на кристалі, кожне ядро ​​здатне виконувати до чотирьох обчислювальних потоків одночасно. Разом в одному кристалі користувачам доступно 32 В«віртуальнихВ» процесора, здатних виконувати покладені на них завдання не гірше реальних фізичних пристроїв. Високий ступінь інтеграції дозволила розмістити на самому кристалі контролер пам'яті стандарту DDR2 і чотири контролери Gigabit Ethernet. За попередніми даними перші зразки будуть функціонувати на частоті 1,2 ГГц при тепловиділенні на рівні приблизно 50 Вт. Надалі передбачається значно підняти тактового частоту процесора. Проект Niagara принципово одне процесорний рішення. Значною мірою це пов'язано з бажанням Sun відпрацювати на цьому етапі закладені в основу Niagara принципи організації ще й міжпроцесорних взаємодій. У наступному поколінні, відомому під умовною ім'ям Niagara 2, передбачається реалізувати необхідні для побудови SMP-систем компоненти. Niagara в деякому роді спеціалізований процесор - він розроблявся з урахуванням результатів досліджень про особливості роботи багатопоточних додатків і найкращим чином підходить для побудови серверних систем, орієнтованих на надання мережевих сервісів. Варто відзначити, що за інформацією наданою Sun, процесор Niagara буде орієнтований на використання в масових системах нижнього цінового рівня, ціна яких буде порівнянна або навіть нижче аналогічних по функціональності систем, побудованих на базі платформи х86.
Мікропроцесор Rock, поява якого намічено на 2008 рік, являє собою подальший розвиток ідей, реалізованих в проекті Niagara, проте в цій реалізації В«центр тяжкості В»перенесено на побудову серверних систем зайнятих інтенсивної обробкою даних, для чого в архітектурі зроблені відповідні зміни.
MIPS
MIPS - Найстаріша з існуючих сьогодні RISC-архітектур. Її основи були закладені в 1981 року під час роботи над однойменним проектом в Стенфордському університеті, керівником якого був Джон Хеннессі (John Hennessy). MIPS - це абревіатура від Microprocessor without Interlocked Pipeline Stages, тобто мікропроцесор без блокованих стадій конвеєрів. Суть архітектури випливає з назви - в ній реалізована ідея оптимізації роботи конвеєрів завдяки спрощення набору команд.
Сучасні ЦП виконують команди самого різного призначення, причому багато з них прості і можуть бути виконані за один такт. Але деякі команди, наприклад, цілочисельне множення або ділення, а також частина речових, наприклад обчислення квадратного кореня, вимагають великого числа процесорних тактів. Коли така команда виконується, логіка планувальника ЦП повинна призупинити (Блокувати) подачу на конвеєр інших команд. Розробники архітектури MIPS вирішили виключити з логіки ЦП всі команди, які не могли бути виконані за один такт.
Це, зрозуміло, не означає, що ЦП архітектури MIPS не в змозі виконувати складні операції, просто розрахунки будуть виконуватися за допомогою серії більш п...
