Реферат Бортовий керуючий комплекс надмалій космічної платформи

Тема: Новые рефераты

ду на отладочной платі використовувалися: порт введення-виведення інформації Pmod , 8 LED -індикаторів для відображення значень температури в реальному часі, 3 реле перемикача для зміни режиму роботи кінцевого автомата.

.2 Автоматична генерація коду конфігурації ПЛІС на базі моделі БКУ

Наступним кроком є ??автоматична генерація HDL -коду за допомогою спеціальних утиліт. Даний крок є основою всієї роботи.

Для автоматичної генерації HDL коду використовується вбудована утиліта HDL coder toolbox системи автоматизованого проектування і розробки Matlab , яка дозволяє досить простими методами отримати необхідний код на заданому мові програмування. HDL Coder генерує синтезується Verilog та / або VHDL код з функцій Matlab , моделей Simulink і діаграм Stateflow . Отриманий HDL -код може бути використаний для програмування ПЛІС або прототипування.

До складу HDL Coder входить інструмент під назвою HDL Workflow Advisor ( помічник по роботі з HDL ), який автоматизує програмування ПЛІС компаній Xilinx і Altera . Можна контролювати HDL -архітектуру і реалізацію, виділяти критичні шляхи і генерувати звіти про використання апаратних ресурсів. Забезпечується трасуванню між моделлю Simulink і згенерованим VHDL і Verilog кодом, що дозволяє верифікувати його для додатків, що вимагають високого рівня надійності.

Ключові особливості:

що не залежить від кінцевого пристрою, який синтезується VHDL і Verilog код;

генерація коду підтримується для системних об'єктів і функцій Matlab , а також

блоків Simulink

автомати Мілі та Мура і реалізація керуючої логіки з використанням Stateflow

робочий помічник для програмування плат з ПЛІС компаній Xilinx і Altera

спільне використання ресурсів і відновлення синхронізації для досягнення

компромісу між швидкістю і площею;

інтеграція старого коду.

Генерація HDL -коду для ПЛІС відбувається в кілька кроків:

створення проекту, комбінуючи код Matlab , блоки Simulink та діаграми Stateflow

оптимізація моделі для досягнення необхідних показників площі схеми і швидкості;