ачі n=511 одиничних елементів складає n тактів. Тактові сигнали формуються передавальним розподільником, що на схемі не вказаний.
Перший режим роботи кодера триває k=504 тактів. Від першого тактового імпульсу тригер Т займає положення, при якому на його прямому виході з'являється сигнал 1 raquo ;, а на інверсному - сигнал 0 raquo ;. Сигналом 1 відкриваються ключі (логічні схеми І) 1 і 3. Сигналом 0 ключ 2 закритий. У такому стані тригер і ключі знаходяться k + 1 тактів, тобто 505 тактів. За цей час на вихід кодера через відкритий ключ 1 надійдуть 504 одиничних елементів інформаційної групи k=504.
Одночасно через відкритий ключ 3 інформаційні елементи надходять на пристрій розподілу багаточлена х rm (х) на g (х).
Розподіл здійснюється многотактной фільтром з числом осередків, рівним числу перевірочних розрядів (ступеня породжує полінома). У моєму випадку число осередків г=7. Число суматорів в пристрої дорівнює числу ненульових членів g (х) мінус одиниця (примітка на стор. 307 [1]). У нашому випадку число суматорів дорівнює чотирьом. Суматори встановлюються після осередків, відповідних ненульовим членам g (х). Оскільки всі Непріводімие поліноми мають член х 0=1, то відповідний цьому члену суматор встановлений перед ключем 3 (логічною схемою І).
Після k=504 тактів в осередках пристрою ділення виявиться записаним залишок від ділення г (х).
При впливі k + 1=505 тактового імпульсу тригер Т змінює свій стан: на інверсному виході з'являється сигнал 1 raquo ;, а на прямому - 0 raquo ;. Ключі 1 і 3 закриваються, а ключ 2 відкривається. За решту r=7 тактів елементи залишку від ділення (перевірочна група) через ключ 2 надходять на вихід кодера, також починаючи зі старшого розряду.
Малюнок 3 - Структурна схема кодера
б) Побудуємо декодер циклічного коду.
Функціонування схеми декодера (малюнок 3) зводиться до наступного. Прийнята кодова комбінація, яка відображається поліномом Р (х) надходить у декодуючий регістр і одночасно в осередку буферного регістра, який містить k осередків. Осередки буферного регістра пов'язані через логічні схеми немає raquo ;, пропускають сигнали тільки при наявності 1 на першому вході і Про - На другому (цей вхід відзначений кружечком). На вхід буферного регістра кодова комбінація надійде через схему І 1. Цей ключ відкривається з виходу тригера Т пе?? вим тактовим імпульсом і закривається k + 1 тактовим імпульсом (повністю аналогічно роботі тригера Т у схемі кодера). Таким чином, після k=504 тактів інформаційна група елементів буде записана в буферний регістр. Схеми НІ в режимі заповнення регістра відкриті, бо на другий входи напруга з боку ключа І 2 не надходить.
Одночасно в декодуючими регістрі відбувається в продовження всіх n=511 тактів поділ кодової комбінації (поліном Р (х) на породжує поліном g (х)). Схема декодирующего регістра повністю аналогічна схемі поділу кодера, яка детально розглядалася вище. Якщо в результаті поділу вийде нульовий залишок - синдром S (х)=0, то наступні тактові імпульси спишуть інформаційні елементи на вихід декодера.
При наявності помилок в прийнятій комбінації синдром S (х) НЕ дорівнює 0. Це означає, що після n - го (511) такту хоча б в одній комірці декодирующего регістра буде записана 1 .Тогда на виході схеми АБО з'явиться сигнал. Ключ 2 (схема І 2) спрацює, схеми НІ буферного регістра закриються, а черговий тактовий імпульс переведе всі осередки регістру в стан 0 raquo ;. Неправильно прийнята інформація буде стерта. Одночасно сигнал стирання використовується як команда на блокування приймача і перезапит.
. Визначення обсягу переданої інформації W
Нехай потрібно передавати інформації за часовий інтервал Т, який називається темпом передачі інформації. Критерій відмови t отк - це сумарна тривалість всіх несправностей, яка припустима за час Т. Якщо час несправностей за проміжок часу Т перевищить t отк, то система передачі даних буде знаходитися в стані відмови.
Отже, за час Т пер -t отк можна передати З біт корисної інформації. Визначимо W для розрахованого раніше R=0,9281713, В=1200 бод, Т пер=460 с., T отк=60 с.
W=R * B * (tпер-tотк)=445522 біт
. Побудова схем кодують і декодер циклічного коду в середовищі System View
Малюнок 4 - Кодер циклічного коду
Малюнок 5 - Вихідний і вхідний сигнал кодера
Малюнок 6 - Декодер циклічного коду
Малюнок 7 - Вхідний сигнал декодера, помилковий біт і вихідний синдром
7. Знаходження є...
