в системах телекомунікацій:
Цифровий стільниковий зв'язок (стандарти GSM, IS-54, CDMA IS-95).
В
Рис 6.
Радіотелефони.
Системи радіодоступу (DECT, СТ2 та ін.) Бездротові локальні мережі. Пейджинговий зв'язок. p align="justify"> Модеми радіо і провідні (стандарти V32, ISDN). З урахуванням застосування в зв'язку в процесорі є два акумулятора для одночасної обробки двох квадратурних складових з виходу приймача, як показано на рис. 7 для моменту часу t1. br/>В
Рис. 7
Сигнал з виходу УПЧ приймача надходить на квадратурний перетворювач, який виділяє низькочастотні косинусний і синусні складові (після фазового детектування, фільтрації в ФНЧ). Далі після аналого-цифрового перетворення квадратури вводяться через послідовні порти для обробки в процесор. Також апаратно виконується операція порівняння двох операндів і запам'ятовування більшого для прискорення виконання декодування за алгоритмом Вітербо. br/>В
Фірма Texas Instruments підтримує три основних платформи сигнальних процесорів, кожна з яких має своє призначення.
Для реалізації обробки сигналів за стандартом GSM С54 необхідні 12,5 MIPS, за стандартом IS-54 відповідно 12,8 MIPS, мовний кодек займає 2,3 MIPS. Крім цих пристроїв на С54 реалізуються луна-пригнічувач, багатоканальні пристрої рухомого зв'язку і вокодер. p align="justify"> На рис. 8 представлена ​​структурна схема процесора С54. br/>В
Рис.8
До складу ядра входять 40 розрядне АЛУ, два акумулятора по 40 розрядів, сдвнгатель (16, 31), помножувач-суматор, що виконує операцію MAC за одну інструкцію. Виробляється множення 17x17 без знакових операндів і 16x16 знакових, а також округлення і насичення результатів. Є 4 основні шини (3 шини даних і 1 шина команд). Пристрій управління програмою включає 8 допоміжних регістрів і 2 генератора адрес, лічильник команд і стек лічильника. В одному такті виробляються 4 операції з пам'яттю з використанням 4 адресних шин: РАВ, CAB, DAB, ЕАВ і 4: для передачі команд РВ, читання даних СВ, DB і запису даних ЕВ. Крім того, є двонаправлена ​​шина для зв'язку з периферією. p align="justify"> Периферія процесора містить:
Програмований 16 розрядний таймер з 4 розрядним дільником тактової частоти.
Буферізірованний послідовний порт зі швидкістю обміну 50 Мбіт/с, при цьому переривання викликається при заповненні буфера і вимикається при вичерпанні буфера даних.
Два послідовних порту: стандартний і багатоканальний буферізірованний послідовний порт - швидкісний порт. Має можливість запису даних через контролер ПДП.порт, який здійснює обмін даними в режимі тимчасового разделенія.порт-інтерфейс для зв'язку з контроллером. p align="just...
