sh або Sleep Mode вони виконують автономну регенерацію в режимі економії. Такою можливістю володіють деякі сучасні мікросхеми, що мають внутрішній генератор. Вхід у режим здійснюється як в цикл CBR, але сигнал RAS # повинен бути активний більше 100 мкс. Інформація в такому стані буде зберігатися як завгодно довго за наявності напруги живлення. Вихід з цього В«сплячогоВ» стану здійснюється з підйому сигналів RAS # і CAS #. p align="justify"> Цикл прихованої регенерації (hidden refresh) є різновидом циклу CBR: тут наприкінці корисного циклу читання або запису сигнал CAS # утримується на низькому рівні, а RAS # піднімається і знову опускається, що і є вказівкою мікросхемі на виконання циклу регенерації по внутрішньому лічильнику (рис. 3.4). При цьому слово В«прихованістьВ» не завжди означає економію часу (витрати на регенерацію залишаються тими ж, що і в звичайному CBR, хоча в принципі можливо граничне вкорочення активної частини імпульсу CAS # при читанні). Під час прихованої регенерації після циклу читання вихідні буфери зберігають щойно лічені дані (у звичайному CBR вихідні буфери знаходяться в високоімпедансное стані). p align="justify"> Регенерація основної пам'яті в PC/XT здійснювалася каналом DMA-0. Сигнал Refr, що виробляється кожні 15,6 мкс по сигналу від першого каналу таймера-лічильника 8253/9254 (порт 04lh), викликає холостий цикл звернення до пам'яті для регенерації черговий рядка. У PC/AT контролер регенерації ускладнений. У сучасних комп'ютерах регенерацію основної пам'яті бере на себе чіпсет, і його завдання - по можливості використовувати для регенерації цикли шини, не зайняті її абонентами (процесорами і активними контролерами). br/>В
Малюнок 3.4 Діаграма прихованої регенерації
З усіх типів динамічної пам'яті (FPM, EDO, BEDO, SDRAM) найбільш перспективна SDRAM (Synchronous DRAM) - швидкодіюча синхронна динамічна пам'ять, що працює на частоті системної шини без тактів очікування всередині пакетного циклу, і забезпечує цикл читання 5-1-1-1 на частотах до 100 МГц Від звичайної (асинхронної) динамічної пам'яті, у якої всі внутрішні процеси ініціюються тільки сигналами RAS #, CAS # і WE #, пам'ять SDRAM відрізняється використанням постійно-присутнього сигналу тактової частоти системної шини . Це дозволяє створювати всередині мікросхеми високопродуктивний конвеєр на основі осередків динамічної пам'яті з цілком звичайним часом доступу (50-70 нс). Синхронний інтерфейс забезпечує триразовий виграш в продуктивності в порівнянні з традиційними мікросхемами DRAM, що мають запам'ятовувальні осередку з тим же швидкодією. Мікросхеми SDRAM є пристроями з програмованими параметрами, зі своїм набором команд і внутрішньою організацією чергування банків. Крім команд запису і читання з програмованими параметрами пакетного циклу є команди автоматичної регенерації і переведення в режим зберігання даних зі зниженим енергоспоживанням. Довжина пакетного циклу читанн...
