.x4Вхідній вектор Довжина 6 біт, Який вікорістовується для підстановкі в четвертому S-блоці.x5Вхідній вектор Довжина 6 біт, Який вікорістовується для підстановкі в п ятому S-блоці.x6Вхідній вектор Довжина 6 біт, Який вікорістовується для підстановкі в шостому S-блоці.x7Вхідній вектор Довжина 6 біт, Який вікорістовується для підстановкі в сьом S-блоці.x8Вхідній вектор Довжина 6 біт, Який вікорістовується для підстановкі в восьмому S-блоці.out1Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в первом S-блоці.out2Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в іншому S-блоці.out3Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в третьому S-блоці.out4Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в четвертому S-блоці.out5Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в п ятому S-блоці.out6Віхідній вектор Довжина 4 біта , Який утворюється в результаті Перетворення в шостому S-блоці.out7Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в сьом S-блоці.out8Віхідній вектор Довжина 4 біта, Який утворюється в результаті Перетворення в восьмому S-блоці.
Висновки
У результаті Виконання даної роботи по Розроблення VHDL Опису та синтезу ЕЛЕМЕНТІВ пристрою для реалізації підстановкі в S-блоках алгоритму DES булу написана програма.
Перший лістінг програми представляет собою поведінковій описание прилаштую.
Другий лістінг являє собою структурну форму Опису прилаштую.
После проведення сімуляції роботи даніх програм в середовіщі САПР Aldec Riviera 2004, були Отримані результати роботи, Які були представлені у вігляді двійковіх діаграм. При сімуляції обох програм ми отримай одинаковий результат, что вказує направельність результату. br/>
Список використаної літератури
1Бібіло П.М. Синтез логічних схем з використанням мови VHDL. М.: Солон-Р, 2002. p> 2Дьяков І.А. Моделювання цифрових і мікропроцесорних систем. Мова VHDL
Зотов В. Ю. Проектування цифрових пристроїв на основі ПЛІС фірми XILINX в САПР WebPACK ISE. - М.: Гаряча лінія-Телеком. 2003. p> Книшев Д. А., Кузелін М. О. ПЛІС фірми XILINX: опис структури основних сімейств. - М.: Додека. 2001. p> Стешенко В. Б. ПЛІС фірми ALTERA: проектування пристроїв обробки сигналів. - М.: Додека. 2000. p> Суворова Є. А., Шейнін Ю. Є. Проектування цифрових систем на VHDL. - СПб.: БХВ-Петербург. 2003. br/>
