Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые проекты » Архітектура і продуктивність серверних ЦП

Реферат Архітектура і продуктивність серверних ЦП





бидва ядра розділяли між собою цілу серію шин:

дві 128-біт односпрямовані до B-cache і далі до оперативної пам'яті (що працювали на l/3 тактової частоти ЦП),

шість 128-біт однонапрямлених для зв'язку з двома сусідніми ЦП в межах свого процесорного модуля (що працювали на 1/2 тактової частоти ЦП),

дві 64-біт односпрямовані для зв'язку з ЦП в сусідніх модулях,

дві 32-біт односпрямовані для зв'язку з периферійними контроллерами. p> У межах модуля процесори з'єднувалися між собою по кільцевій топології, причому розміщувалися на пластині модуля під кутом в 90 В° один до одного.

Таким чином, в одному процесорному модулі містилося чотири ЦП (вісім ядер), а також чотири мікросхеми B-cache. Безпосередньо могло бути пов'язано чотири процесорних модуля, разом складали основу системи з 16 двоядерними ЦП. Випущений в 2001 р. ЦП виготовлявся по 180-нм технології SOI з мідними провідниками, складався з 174 млн. транзисторів і працював на тактовій частоті в 1 ГГц, а пізніше були представлені і більш швидкісні версії. Енергоспоживання одного процесорного модуля перевищувало 1 кВт. Згодом був випущений POWER4 + - модифікація процесора, виготовлена ​​за 130-нм проектним нормам SOI (Восьміслойную), що містила вже 184 млн. транзисторів при площі ядра ЦП в 267 мм2 і працювала на тактовій частоті до 1,9 ГГц. p> У жовтні 2003 р. на Microprocessor Forum був представлений POWER5, доопрацьований варіант POWER4. Найбільш важливою відмінністю була внутрішньоядерна багатопоточність, яка моделювала два логічних ядра з одного фізичного методами, трохи нагадують Intel Hyper-Threading. Обсяг S-cache був збільшений до 1,92 Мбайт, а його асоціативність - до десяти каналів. Був істотно модифікований і внутрішньо-процесорний комутатор, завдяки чому всі внутрішньо-модульні шини стали працювати на повній частоті ЦП, а междумодульние - на 1/2 частоти ЦП. Вбудований контролер пам'яті став сумісний не тільки з DDR SDRAM, але і з DDR2 SDRAM. p> POWER5 виготовлявся по тому ж техпроцесу, що і POWER4 +, містив 276 млн. транзисторів при загальній площі ядра ЦП 389 мм2 і працював на тактовій частоті до 1,9 ГГц. Як і POWER4 з POWER4 + у свій час, POWER5 став процесором з самим великою кількістю контактів - 5370.

Підводячи підсумки, хотілося б зауважити, що у IBM є дійсно відмінний серверний і суперкомп'ютерний ЦП, придатний для широкого кола завдань. Жаль може викликати лише небажання компанії IBM поставляти його незалежним збирачам і інтеграторам, обмежившись просуванням масового PowerPC 970.

Висновок

У початку 1990-х рр.. ринок виявився фактично поділений між комп'ютерною технікою на основі ЦП х86-архітектури і продуктивними, але дорогими робочими станціями на різних RISC-архітектурах. За результатами продажів за 1992-й р. ринок робочих станцій виглядав так:

РА-RISC - 31%;

SPARC - 25%;

MIPS - 20%;

POWER - 12%;

інші - 12%. p> З...


Назад | сторінка 18 з 19 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка економічного ядра модуля ERP системи
  • Реферат на тему: Розрахунок та дослідження лінійного електричного кола з джерелами постійних ...
  • Реферат на тему: Контролер виконавчого модуля промислової мережі
  • Реферат на тему: Розробка модуля інформаційної системи для клінінгової компанії &Макс&
  • Реферат на тему: Розробка програми, що демонструє багатопоточність для одного процесора